-
公开(公告)号：KR1020000031962A
公开(公告)日：2000-06-05
申请号：KR1019980048234
申请日：1998-11-11
Applicant: 한국전자통신연구원
IPC: H01L27/108
Abstract: PURPOSE: A high voltage electric power device is provided to be used for a stepped motor, an automobile, and an integrated circuit for driving flat board display by having the structure of a trench gate type containing a high yield voltage and a low ON-resistance value. CONSTITUTION: Wells(3) are formed on both upper parts of a device area in a semiconductor substrate(1), and a trench structure is formed to have two trench grooves between wells. Thus, a gate oxidation film is formed in the trench groove. Moreover, a gate oxidation film is formed to have the side wall of a channel area, which is thicker than the side wall of a drift area. Then, a polycrystalline silicon thin film is formed for being surrounded by the gate oxidation film as a gate electrode(12). Herein, a source area(17) containing n+ and p+ ions in the well area of one side is formed on an upper part of the well, and the source area containing n+ and p+ ions is formed at the well area of the other side. A drain area(15) having the n+ ion is formed on the upper surface of a column in the trench structure, and a field oxide film is formed on the upper part of the drain area. Moreover, a contact hole is formed in both source areas to form the source electrode and a drain electrode(18).
Abstract translation: 目的：提供一种高压电力装置，用于阶梯式电动机，汽车和用于驱动平板显示器的集成电路，其具有包含高屈服电压和低导通电阻的沟槽栅型结构 值。 构成：在半导体衬底（1）中的器件区域的两个上部形成有阱（3），并且形成沟槽结构以在阱之间具有两个沟槽。 因此，在沟槽中形成栅极氧化膜。 此外，形成栅极氧化膜以具有比漂移区域的侧壁更厚的沟道区域的侧壁。 然后，形成由栅极氧化膜作为栅电极（12）包围的多晶硅薄膜。 这里，在井的上部形成在一侧的阱区域中含有n +和p +离子的源极区域（17），在另一侧的阱区域形成有含有n +和p +离子的源极区域。 在沟槽结构的列的上表面上形成具有n +离子的漏极区域（15），并且在漏极区域的上部形成场氧化膜。 此外，在两个源极区域中形成接触孔以形成源电极和漏电极（18）。
-
公开(公告)号：KR100249827B1
公开(公告)日：2000-03-15
申请号：KR1019970071624
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 제조 공정시 미세패턴이 가능한 다층 금속배선의 제조방법을 제공한다.
본 발명의 다층 금속배선 방법은 반도체 소자가 형성되어 있는 기판상에 1차 금속 배선층과 상층 금속과의 접속을 위한 필라를 형성하기 위해 필라 형성용 금속막을 차례로 적층하고, 필라 형성용 금속막상에 감광막 패턴을 형성하여 산화막을 패터닝하여 산화막 패턴을 필라 형성용 마스크 패턴으로 이용 하며, 산화막으로 식각 마스크 패턴을 형성한 후, 1차 금속 배선층의 패턴 형상을 가지는 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 이용하여 필라 형성용 금속막을 식각하여 1차 금속 배선의 패터닝 형상을 필라 형성용 금속막에 형성한 후, 감광막 패턴을 제거하고 산화막으로된 마스크 패턴을 식각 마스크로 이용하여, 필라 형성용 금속막과 1차 금속 배선층을 동시에 패터닝하여 필라와 1차 금속배선을 형성하는 공정에 이루어진다.
본 발명은 필라를 형성하기 위한 마스크로서 산화막을 이용하므로서 단차의 발생을 없앨 수 있어, 1층이상의 상층 금속층을 미세하게 패터닝할 수 있다.-
公开(公告)号：KR100249773B1
公开(公告)日：2000-03-15
申请号：KR1019970059873
申请日：1997-11-13
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 혼합 비정질 박막을 이용한 반도체 제작방법에 관한 것으로서, 반도체 기판 상에 기판 부분의 자연 산화막, 소스와 드레인 영역에서 자연 산화막이 형성되는 단계, 고진공 스퍼터 장비를 이용하여 고온으로 티타늄을 증착하는 단계, 상기 단계에서 자연 산화막과 반응한 Ti-Si 비정질 박막은 남기고 반응하지 않는 티타늄은 선택적으로 식각하는 단계, 상기 단계에서 형성된 비정질 박막위에 고 진공하에서 스퍼터 장비를 이용한 코발트 증착 단계, 상기 증착된 코발트를 급속 열처리 장비를 이용하여 모노 코발트 실리사이드를 형성하는 단계, 상기 측벽 스페이서와 격리 산화막위의 반응하지 않는 코발트를 식각하는 단계, 상기 노출된 코발트 모노 실리사이드를 급속 열처리 장비를 이용하여 코발트 실리사이드를 형성하는 단계를 포함함으로� ��, 반도체 소자 제작 공정시 게이트와 액티브 영역의 노출된 실리콘의 대기와의 노출에 의해 발생한 자연 산화막을 티타늄-실리콘계 비정질상을 이용하여 제거함으로써 코발트 자기 정렬 실리사이드를 형성할 때 액티브 영역에서 정합 성장을 유도할 수 있으며, 이에 따른 전기 저항과 접촉 저항을 낮출 수 있어 소자의 지연 속도와 안정성을 향상시키는 효과가 있다.
-
公开(公告)号：KR100249505B1
公开(公告)日：2000-03-15
申请号：KR1019970055546
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/02
CPC classification number: H01L29/66659 , H01L29/7835
Abstract: 본 발명은 MOS 전력 소자의 제조 방법에 관한것으로서 높은 항복 전압을 갖는 고전압 전력 소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 온 저항값을 감소시킬 수 있는 전력 소자의 구조 및 소자의 제작 방법을 제시하였는데 그 방법은 드리프트 영역 표면에 얇은 P층을 새로운 방법으로 형성시켜 소오스와 연결시킨 이중 RESURF원리를 이용함으로써 온 저항값을 크게 개선할 수 있으며, 더욱이 P층 위에 기존의 로코스를 이용한 필드 산화막의 형성 대신에 CVD경사 식각방법을 이용함에 따라 P층의 농도 및 접합 깊이 조절이 용이하며 따라서 온 저항, 항복 전압 및 스텝 커버러지도 향상시킨다.
-
公开(公告)号：KR1020000007196A
公开(公告)日：2000-02-07
申请号：KR1019980026393
申请日：1998-07-01
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: PURPOSE: A fabrication method of an LDMOS(lateral double diffused MOS) field effect transistors is provided to improve a breakdown voltage of drain by dispersing vertically a flow of electrons. CONSTITUTION: The method comprises the steps of forming an epi layer(121) on a substrate(120) and forming a floating region(123) and a well region(122) on the epi layer; forming a first trench region(110) at a junction portion between the well region and the floating region; forming a gate(125) in the first trench region; forming a second trench region in the well region(122); and forming a source and a drain regions(124,126) in the second trench region and the floating region, respectively. Since electron flow is vertically dispersed by forming the gate(125) and the drain(126) in the trench, breakdown voltage is improved.
Abstract translation: 目的：提供LDMOS（横向双扩散MOS）场效应晶体管的制造方法，以通过垂直分散电子来分散漏极的击穿电压。 构成：该方法包括在衬底（120）上形成外延层（121）并在外延层上形成浮动区域（123）和阱区（122）的步骤; 在所述阱区域和所述浮动区域之间的接合部分处形成第一沟槽区域（110）; 在所述第一沟槽区域中形成栅极（125）; 在所述阱区域（122）中形成第二沟槽区域; 以及分别在所述第二沟槽区域和所述浮动区域中形成源极区域和漏极区域（124,126）。 由于通过在沟槽中形成栅极（125）和漏极（126）而使电子流量垂直分散，因此提高了击穿电压。
-
Patent Agency Ranking
公开(公告)号：KR100243405B1
公开(公告)日：2000-02-01
申请号：KR1019970069572
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04N17/00
Abstract: 본 발명은 무선으로 송수신되는 패턴 발생장치에 관한 것으로서, 본 발명에서 제공하는 패턴 발생장치는 상기 패턴 발생장치의 표시부로 데이터를 입출력하는 패턴 발생 장치 자체 입출력 수단과, 여러 가지 패턴들을 국제 규격에 맞추어 각 패턴에 해당하는 주파수의 형태로 각종 패턴들을 생성시켜 주는 패턴 발생 제어 수단과, 상기 TV 수상기나 컴퓨터 모니터와 무선 송수신을 수행하는 무선 입출력 인터페이스 수단과, 상기 TV 수상기나 컴퓨터 모니터로부터 수신된 정보를 분석하여 고장 여부 및 고장의 정도를 진단하여 그 결과를 알려주는 고장 진단 수단과, 상기 패턴 발생 장치 자체 입출력 수단과, 패턴 발생 제어 수단과, 무선 입출력 인터페이스 수단 및 고장 진단 수단의 처리를 제어하는 장치 전체 제어 수단과, 상기 TV 수상기나 컴퓨터 모니� � 측에 연결되어 패턴 발생 장치에서 보내준 패턴 정보를 수상기 쪽으로 정확하게 전달시켜주고, 상기 TV 수상기나 컴퓨터 모니터의 상태를 나타내는 정보를 패턴 발생 장치 쪽으로 전송하는 무선 송수신 수단으로 구성되어, 이동에 편리하며, 수상기 고장의 진단과 아울러 그 처방까지 보여주도록 함으로써 미숙련 기술자이더라도 고장에 대한 적절한 조치를 취할 수 있는 장점이 있다.
-
公开(公告)号：KR100243104B1
公开(公告)日：2000-02-01
申请号：KR1019970047179
申请日：1997-09-12
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계발광 디스플레이 소자의 제조 방법에 관한 것으로, 특히 한 층 이상의 절연층과 한 층 이상의 형광막으로 이루어진 전계발광 소자 구조에, 밴드갭 조정이 가능하고 저반사율을 가진 유사다이아몬드 탄소 박막을 도입한 고휘도의 전계발광 디스플레이 소자의 제조 방법에 관한 것이다.
전계발광 디스플레이 소자들은 구성 박막이 비교적 균일하며 평탄한 박막으로 이루어져 있고, 빛이 발광되는 측의 전극은 투명한 전도성 박막으로 형성되며, 반대편의 전극은 주로 알루미늄이나 내화 금속과 같은 금속으로 형성되는데, 이러한 박막들은 반사율이 매우 커서, 외부 광원의 빛이 태양광을 비롯한 강한 광원 하에서는 선명도가 크게 저하되는 문제가 있다. 또한 절연막의 굴절율이 크기 때문에 형광막에서 발생한 빛이 대부분 전면으로 투과 되지 못하고 측면으로 새어나가는 단점이 있다.
본 발명에서는 유사다이아몬드 탄소 박막을 도입하여, 전계발광 디스플레이 반사 방지용 박막으로 적용하면 금속 박막으로부터의 반사를 막아주어 강한 외부 광원 하에서도 선명한 상을 볼 수 있으며, 밴드갭을 1.5 eV 이하로 낮게 제어하여 형광막과 계면을 형성하도록 성장시키면 전자 주입 효율을 증가시켜 휘도를 향상시킬 수 있다.-
公开(公告)号：KR100233832B1
公开(公告)日：1999-12-01
申请号：KR1019960065746
申请日：1996-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/66606 , H01L21/2257 , H01L21/28114 , H01L21/76895 , H01L29/42376
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 소오스/드레인을 자기정렬 방식 및 확산 방식으로 형성하여 드레인 전류의 바이어스 비대칭성을 줄이고, 얕은 접합을 이를 수 있게 하며, 그 면적을 최대한 줄일 수 있게 하는 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것이다.
-
-
公开(公告)号：KR1019990055422A
公开(公告)日：1999-07-15
申请号：KR1019970075366
申请日：1997-12-27
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 실리콘 기판을 이용한 인덕터에 관한 것으로서, 인덕터가 위치하고 있는 실리콘 기판상에 트랜치를 배열하고, 배열된 트랜치 내부에 불순물이 도핑(Doping)되지 않은 다결정 폴리실리콘을 채워서 인덕터의 충실도(Quality factor)를 향상시키기 위한 인덕터 장치 및 그 제조 방법에 관한 것이다.
일반적으로 고주파 집적회로(MMIC)를 설계하는 경우에는 디바이스 및 회로간에 임피던스 정합을 위하여 인덕터의 사용이 필수적이다. 인덕터의 특성은 인덕턴스의 값 뿐만 아니라 충실도에 의해 좌우된다. 그런데 충실도는 인덕터가 집적되는 기판의 종류 및 특성에 따라 크게 달라지게 된다. 실리콘 기판에 인덕터를 집적하는 이른바 집적형 인덕터는 능동소자인 실리콘 MMIC와 동일 칩 상에 제작되어 지는데, 표준 능동소자를 제작하기 위한 실리콘 기판은 일반적으로 저항값이 낮기 때문에 그에 따른 에너지 손실을 가져오게 되며, 기판의 저항치가 낮을수록 인덕터의 충실도는 떨어지게 되어 고주파 회로의 성능을 저하시키는 한 원인이 된다.
따라서, 본 발명은 저저항 실리콘 기판상에 특정한 형태로 배열된 골이 깊은 트랜치를 형성하고, 그 속에 불순물이 도핑되지 않은 다결정 실리콘을 채워서 기판의 저항성분을 크게 함과 동시에, 인덕터와 실리콘 기판과의 기생 캐퍼시턴스를 줄임으로서 충실도를 향상시킬 수 있는 인덕터 장치 및 그 제조 방법을 제시한다.
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.02 seconds)
