公开(公告)号：DE102018103979B4

公开(公告)日：2021-10-14

申请号：DE102018103979

申请日：2018-02-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHARF THORSTEN ,  MEYER THORSTEN

IPC: H01L23/488 ,  H01L25/16

Abstract: Eine Baugruppe (100) aufweisend:• eine Trägereinrichtung (102),• mindestens einen elektronischen Chip (104), der an einer Seite der Trägereinrichtung (102) montiert ist,• einen Verkapselungsstoff (108), der den mindestens einen elektronischen Chip (104) zumindest teilweise verkapselt und die Trägereinrichtung (102) teilweise verkapselt,• mindestens eine Komponente (110), die an einer entgegengesetzten anderen Seite der Trägereinrichtung (102) durch mindestens zwei Kontaktöffnungen (116) befestigt ist,wobei jede der Kontaktöffnungen durch ein Verkapselungsmaterial lateral umgeben ist und sich bis zu einem elektrisch leitfähigen Teil der Trägereinrichtung (102) erstreckt,wobei sich in jede der Kontaktöffnungen (116) mindestens ein elektrisch leitfähiger Kontakt (118) erstreckt, um eine elektrisch leitfähige Verbindung zwischen der Komponente (110) und dem elektrisch leitfähigen Teil der Trägereinrichtung (102) herzustellen,wobei die Trägereinrichtung ein metallischer Leitungsrahmen ist.

公开(公告)号：DE102010000269B4

公开(公告)日：2021-03-18

申请号：DE102010000269

申请日：2010-02-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUDOCK FRANK ,  MEYER THORSTEN ,  BRUNNBAUER MARKUS ,  WOLTER ANDREAS

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/065

Abstract: Halbleiter-Package-on-Package-Stapel (140), aufweisend:ein Basis-Halbleiter-Package (40) aufweisend- einen Halbleiterchip (42) aufweisend eine Durchverbindung (44), die sich zwischen einer ersten (50) und einer gegenüberliegenden zweiten (52) Hauptfläche des Halbleiterchips (42) erstreckt,- einen zusammenhängenden Kapselungskörper (26, 46) aufweisend eine Oberfläche, der den Halbleiterchip (42) auf der ersten Hauptfläche kapselt,- eine auf einer ersten Oberfläche des Basis-Halbleiter-Package (40) über dem Kapselungskörper (26, 46) angeordnete und mit der Durchverbindung (44) verbundene erste Metallschicht (48), und- eine auf einer zweiten Oberfläche des Basis-Halbleiter-Package (40) gegenüber der ersten Oberfläche über dem Kapselungskörper (26, 46) angeordnete und mit der Durchverbindung (44) verbundene zweite Metallschicht (60), wobei die zweite Metallschicht (60) für eine elektrische Verbindung mit einer Leiterplatte konfiguriert ist, und wobei die Oberfläche des Kapselungskörpers (26, 46) und die zweite Hauptfläche (52) des Halbleiterchips (42) koplanar sind; undein zweites Halbleiter-Package (144), das elektrisch an die erste Metallschicht (48) angeschlossen ist, wobei mindestens eine der ersten und zweiten Oberfläche des Basis-Halbleiter-Package (40) eine Dielektrikumsschicht (56a, 56b) aufweist und mindestens eine der ersten und zweiten Metallschicht (48, 60) in der Dielektrikumsschicht (56a, 56b) strukturiert ist.

公开(公告)号：DE102014113087B4

公开(公告)日：2020-07-30

申请号：DE102014113087

申请日：2014-09-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  MEYER THORSTEN

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: Halbleitervorrichtung mit einem Transistor (5) in einem Halbleitersubstrat (10), das eine erste Hauptoberfläche (110) hat, wobei der Transistor aufweist:einen Sourcebereich (201),einen Drainbereich (205),einen Kanalbereich (220),eine Driftzone (260),eine Vielzahl von in der ersten Hauptoberfläche ausgebildeten Gatetrenches (213), undeine in den Gatetrenches (213) angeordnete Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220), wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind und sich der Sourcebereich (201) in einer Richtung parallel zur ersten Hauptoberfläche (110) und senkrecht zur ersten Richtung entlang der Vielzahl von Gatetrenches (213) erstreckt,wobei die Halbleitervorrichtung weiterhin eine leitende Schicht (270) unterhalb der Gateelektrode (210) und isoliert von der Gateelektrode (210) umfasst.

公开(公告)号：DE102009011975B4

公开(公告)日：2018-04-19

申请号：DE102009011975

申请日：2009-03-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  POHL JENS

IPC: H01L25/16 ,  H01L21/56 ,  H01L21/58 ,  H01L23/31

Abstract: Halbleiteranordnung, umfassend:einen Halbleiterchip (106) mit einer ersten Fläche (105) und einer der ersten Fläche gegenüberliegenden zweiten Fläche (107), die Kontakte (109) aufweist;mindestens ein elektrisch mit dem Halbleiterchip (106) gekoppeltes Element (108);eine Umverteilungsschicht (128), die leitfähige Bahnen (118) und ein isolierendes Material (116) umfasst, wobei der Halbleiterchip (106) und das Element (108) auf einer ersten Fläche (124) der Umverteilungsschicht (128) angeordnet sind, derart, dass die zweite Fläche (107) des Halbleiterchips (106) entlang der ersten Fläche (124) der Umverteilungsschicht (128) angebracht ist, und die leitfähigen Bahnen (118) den Halbleiterchip elektrisch mit dem mindestens einen Element (108) koppeln;ein das mindestens eine Element (108) mindestens teilweise überdeckendes Klebematerial (114); undein den Halbleiterchip (106) und das Klebematerial (114) mindestens teilweise überdeckendes Gussmaterial (110), wobeidie zweite Fläche (107) des Halbleiterchips (106), eine Bodenfläche des Elements (108), eine Bodenfläche des Klebematerials (114) und eine Bodenfläche des Gussmaterials (110) in einer Ebene verlaufen und von der ersten Fläche (124) der Umverteilungsschicht (128) berührend bedeckt werden.

公开(公告)号：DE102017217595A1

公开(公告)日：2018-04-05

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/50

Abstract: Ein Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse enthält Bereitstellen einer ersten Gehäusesubstratplatte. Eine zweite Gehäusesubstratplatte wird bereitgestellt. Die erste und die zweite Gehäusesubstratplatte werden unter Verwendung eines Steuermechanismus durch eine Fertigungsstraße bewegt, die mehrere Gehäusefertigungswerkzeuge enthält. Halbleitervorrichtungen im Gehäuse vom ersten Typ werden auf der ersten Gehäusesubstratplatte gebildet, und Halbleitervorrichtungen im Gehäuse vom zweiten Typ werden auf der zweiten Gehäusesubstratplatte gebildet. Die Halbleitervorrichtung im Gehäuse vom zweiten Typ ist von der Halbleitervorrichtung im Gehäuse vom ersten Typ verschieden. Der Steuermechanismus bewegt sowohl die erste als auch die zweite Gehäusesubstratplatte auf nichtlineare Weise durch die Fertigungsstraße.

公开(公告)号：DE102011055185B4

公开(公告)日：2017-08-24

申请号：DE102011055185

申请日：2011-11-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KADOW CHRISTOPH ,  MEYER THORSTEN

IPC: H01L27/06 ,  H01L21/762 ,  H01L23/52 ,  H01L27/088

Abstract: Integrierte Schaltung (100, 100', 100''), umfassend: einen Halbleiterträger (101), der eine erste Seite (102) sowie eine der ersten Seite (102) gegenüberliegende zweite Seite (103) und einen ersten Bereich (104) zwischen der ersten Seite (102) und der zweiten Seite (103) sowie einen neben dem ersten Bereich (104) liegenden zweiten Bereich (106) ebenfalls zwischen der ersten Seite (102) und der zweiten Seite (103) aufweist; einen FET (105) in dem ersten Bereich (104) des Halbleiterträgers (101), wobei ein Drain des FETs mit einem Drainkontaktbereich an der ersten Seite (102) elektrisch gekoppelt ist und eine Source des FETs mit einem Sourcekontaktbereich (120) an der zweiten Seite (103) elektrisch gekoppelt ist; erste Schaltungselemente in dem zweiten Bereich (106) des Halbleiterträgers, wobei der zweite Bereich (106) von dem den zweiten Bereich (106) umgebenden Halbleiterträger (101) durch eine Grabenisolation (108), die sich von der ersten Seite (102) zur zweiten Seite (103) erstreckt, elektrisch isoliert ist; eine Zwischenverbindungslage (116), die die ersten Schaltungselemente an der zweiten Seite (103) elektrisch miteinander verbindet, wobei die Zwischenverbindungslage (116) von dem Sourcekontaktbereich (120) im gesamten zweiten Bereich (106) über eine Isolationsschicht (119) elektrisch isoliert ist; und einen leitenden Pfad (137), der sich durch den Halbleiterträger (101) von der ersten Seite (102) zur zweiten Seite (103) erstreckt, wobei der leitende Pfad von dem den leitenden Pfad (137) umgebenden Halbleiterträger (101) elektrisch isoliert ist; und wobei wenigstens eines der ersten Schaltungselemente mit einem Kontaktbereich (136) an der ersten Seite (102) über den leitenden Pfad (137) elektrisch gekoppelt ist.

公开(公告)号：DE102015118664A1

公开(公告)日：2017-05-04

申请号：DE102015118664

申请日：2015-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  BOENIG GUIDO ,  FUERGUT EDWARD ,  GRUBER MARTIN ,  ESCHER-PÖPPEL IRMGARD ,  MEYER THORSTEN

IPC: H01L21/60

Abstract: Zur Herstellung eines Leistungshalbleitermoduls wird ein Schaltungsträger (2) mit einem Halbleiterchip (1) und mit einem elektrisch leitenden Kontaktelement (3) bestückt. Nach dem Bestücken werden der Halbleiterchip (1) und das Kontaktelement (3) in eine dielektrische Einbettmasse (4) eingebettet, und das Kontaktelement (3) wird freigelegt. Außerdem wird eine elektrisch leitende Basisschicht (5) erzeugt, die das freigelegte Kontaktelement (3) elektrisch kontaktiert und die auf der Einbettmasse (4) und dem freigelegten Kontaktelement (3) aufliegt. Auf die Basisschicht (5) wird mittels einer elektrisch leitenden Verbindungsschicht (6) eine vorgefertigte Metallfolie (7) aufgebracht.

公开(公告)号：DE102015105758A1

公开(公告)日：2016-10-20

申请号：DE102015105758

申请日：2015-04-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SENN STEPHAN LEONHARD ,  MEYER THORSTEN

IPC: H01L23/535 ,  H01L21/768 ,  H01L27/088

Abstract: Die vorliegende Offenbarung bezieht sich auf ein Halbleiterbauelement (100), umfassend ein Halbleitersubstrat (105); einen Graben (110), der sich in das Halbleitersubstrat erstreckt, wobei der Graben teilweise mit einer elektrisch leitfähigen Struktur (115) befüllt ist, die von dem Halbleitersubstrat isoliert ist; eine Polysilizium- oder Amorphes-Silizium-Routing-Struktur (125), die den Graben lateral überbrückt; und eine Isolierungsschicht (130) zwischen dem Graben und der Routing-Struktur (125).

公开(公告)号：DE102008048423B4

公开(公告)日：2015-05-28

申请号：DE102008048423

申请日：2008-09-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MENGEL MANFRED ,  BRUNNBAUER MARKUS ,  MEYER THORSTEN

IPC: H01L21/60 ,  H01L21/58

Abstract: Verfahren zum Herstellen eines integrierten Schaltungsbauelements, umfassend: Bereitstellen eines Trägers (110); Anbringen eines Halbleiterchips (112), der eine integrierte Schaltung enthält und eine vertikale Kante aufweist, die sich senkrecht zu der oberseitigen Oberfläche des Trägers (110) erstreckt, an den Träger (110); Abscheiden einer ersten Isolationsschicht (114) auf dem Träger (110) und dem Halbleiterchip (112), wobei die erste Isolationsschicht (114) an einem ersten Ort (130) auf dem Halbleiterchip (112) und an einem zweiten Ort (132) auf einer Oberfläche des Trägers (110) verläuft; und Strukturieren der ersten Isolationsschicht (114), um einen ersten Übergangsbereich (134) zwischen dem ersten (130) und dem zweiten (132) Ort, und einen zweiten Übergangsbereich (136), der durch das Ausbilden eines Durchgangslochs (140) in der ersten Isolationsschicht (114) gebildet wird, wobei der zweite Übergangsbereich (136) eine Seitenwand des Durchgangslochs (140) ist, zu definieren, wobei das Ausbilden des ersten (134) und zweiten (136) Übergangsbereichs durch Verwendung einer Grauskalenlithographie zu einem nicht-rechten Winkel relativ zur Oberfläche des Trägers (110) an den Übergangsbereichen (134, 136) führt; Abscheiden einer leitenden Schicht (116) über der ersten Isolationsschicht (114), die die Zwischenverbindung zwischen Kontaktbereichen des Chips (112) und Abschnitten des Trägers (110) bereitstellt; und Abscheiden einer zweiten Isolationsschicht (118) über der leitenden Schicht (116).

公开(公告)号：DE102005063400B4

公开(公告)日：2013-01-17

申请号：DE102005063400

申请日：2005-10-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  STUEBNER RALPH DR

IPC: H01L27/088 ,  H01L21/8234

Abstract: Halbleiterbauelementanordnung mit: – einer auf einem Halbleitersubstrat (1) ausgebildeten Halbleiterschicht (6) sowie einem oberhalb der Halbleiterschicht (6) ausgebildeten Isolations- und Verdrahtungsbereich (23), wobei die Halbleiterschicht (6) bestimmte Dotierstoffe von einem ersten Leitfähigkeitstyp in einer bestimmten Konzentration aufweist; – innerhalb der Halbleiterschicht (6) ausgebildeten und weitere Dotierstoffe aufweisenden weiteren Halbleitergebieten (8, 15, 16, 18, 19, 20), die in einem ersten Bereich der Halbleiterschicht einen Leitungstransistor und in einem zweiten Bereich der Halbleiterschicht weitere Halbleiterbauelemente ausbilden, wobei eine lediglich die bestimmten Dotierstoffe in der bestimmten Konzentration aufweisende Halbleiterstruktur (9) innerhalb der Halbleiterschicht (6) an Ihrer Unterseite an eine weitere Halbleiterstruktur (10) angrenzt, die unterhalb des ersten und zweiten Bereichs (4, 5) der Halbleiterschicht (6) den ersten Leitfähigkeitstyp hat und eine im Vergleich zur bestimmten Konzentration höhere Konzentration von Dotierstoffen aufweist; wobei – ein Abstand (d1, d2) von der Unterseite der Halbleiterstruktur (9) zu einer planaren Oberseite der Halbleiterschicht...