-
-
公开(公告)号：KR1019970030935A
公开(公告)日：1997-06-26
申请号：KR1019950042597
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01J31/15
Abstract: 본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서, 종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출이 효율이 저하되며, 홈의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 홈 발생빈도 감소에 따른 수율 향상, 팁의 방출효율 향상등의 효과를 얻을 수 있는 것이다.
-
公开(公告)号：KR1019960019505A
公开(公告)日：1996-06-17
申请号：KR1019940028804
申请日：1994-11-03
Applicant: 한국전자통신연구원
IPC: H01L21/265 , H01L21/31
Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD : inter metal dielectric)의 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H
2 O를 제거한다.-
-
公开(公告)号：KR100438895B1
公开(公告)日：2004-07-02
申请号：KR1020010086533
申请日：2001-12-28
Applicant: 한국전자통신연구원
IPC: H01L27/04
CPC classification number: H01L29/7785
Abstract: A pseudomorphic high electron mobility transistor (PHEMT) power device formed on a double planar doped epitaxial substrate and capable of operating with a single voltage source and a method for manufacturing the PHEMT power device are provided. The PHEMT power device includes: an epitaxial substrate including a GaAs buffer layer, an AlGaAs/GaAs superlattice layer, an updoped AlGaAs layer, a first doped silicon layer, a first spacer, an InGaAs electron transit layer, a second spacer, a second doped silicon layer having a different doping concentration from the first doped silicon layer, a lightly doped AlGaAs layer, and an undoped GaAs cap layer stacked sequentially on a semi-insulating GaAs substrate, a source electrode and a drain electrode formed on and in ohmic contact with the undoped GaAs cap layer; and a gate electrode formed on the lightly doped AlGaAs layer to extend through the undoped GaAs cap layer.
Abstract translation: 提供一种形成在双平面掺杂外延衬底上并且能够利用单个电压源来操作的伪晶高电子迁移率晶体管（PHEMT）功率器件以及用于制造PHEMT功率器件的方法。 该PHEMT功率器件包括：外延衬底，包括GaAs缓冲层，AlGaAs / GaAs超晶格层，上掺杂AlGaAs层，第一掺杂硅层，第一间隔物，InGaAs电子传输层，第二间隔物，第二掺杂 硅层，其具有与第一掺杂硅层不同的掺杂浓度，轻掺杂AlGaAs层和未掺杂GaAs帽层，其依次堆叠在半绝缘GaAs衬底上，源电极和漏电极形成在第一掺杂硅层上并与其欧姆接触 未掺杂的GaAs帽盖层; 以及形成在轻掺杂AlGaAs层上以延伸穿过未掺杂的GaAs帽层的栅电极。
-
Patent Agency Ranking
公开(公告)号：KR100319743B1
公开(公告)日：2002-05-09
申请号：KR1019980050417
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 금속 배선과 기판 사이의 상호 간섭작용을 최소화함으로써 배선을 통해 보다 안정적으로 신호를 전달시킬 수 있고, 인덕터를 이루는 금속 배선과 기판 사이의 기생 캐패시턴스를 감소시키며 기판에서의 자장 간섭작용을 억제시켜 인덕터의 성능을 향상시킬 수 있는 집적형 인덕터 및 그 제조 방법에 관한 것으로, 기판을 선택적으로 식각하여 상기 기판 내에 다수의 트렌치를 형성하는 제1 단계, 상기 각 트렌치 측벽 및 바닥의 상기 기판에 불순물을 주입하는 제2 단계, 산화공정을 실시하여 상기 각 트렌치 측벽 및 바닥의 상기 기판을 산화시켜 산화막을 형성함과 동시에, 상기 제2 단계에서 주입된 불순물을 확산시켜 상기 다수 트렌치 주변의 상기 기판 내부 및 표면에 불순물 도핑층을 형성하는 제3 단계, 상기 제3 단계가 완료된 전체 구조 � ��에 제1유전체막을 형성하여 상기 트렌치의 입구를 메움으로써 상기 트렌치 내에 공기층을 형성하는 제4 단계, 상기 제1유전체막상에 제 1 금속배선을 형성하는 제5 단계, 상기 제 1 금속배선상에 제2유전체막을 형성하고, 상기 제2유전체막을 선택적으로 식각하여 상기 제1금속배선을 노출시키는 비아홀을 형성하는 제6 단계, 및 상기 비아홀을 통해 상기 제1금속배선에 연결되는 제2금속배선을 형성하는 제7 단계를 포함한다.
-
公开(公告)号：KR100304360B1
公开(公告)日：2001-11-02
申请号：KR1019980050413
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L23/48
Abstract: 본 발명은 금속 배선과 기판 사이의 상호 간섭작용을 최소화함으로써 배선을 통해 보다 안정적으로 신호를 전달할 수 있고, 인덕터를 이루는 금속 배선과 기판 사이의 기생 캐패시턴스를 감소시켜 인덕터의 성능을 향상시킬 수 있는, 공기가 채워진 트렌치를 갖는 집적소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 집적소자는 기판, 기판 내에 형성된 트렌치 및 트렌치 주변의 기판 및 트렌치의 입구를 덮는 유전체막, 상기 트렌치 및 유전체막 사이에 형성된 공기층을 포함하는데 그 특징이 있다. 또한, 본 발명에 따른 집적소자 제조 방법은 기판을 선택적으로 식각하여 상기 기판 내에 다수의 트렌치를 형성하고, 전체 구조 상에 유전체막을 형성하여 상기 트렌치 입구를 메움으로써 트렌치 내에 공기층을 형성하는 과정을 포함하는데 그 특징이 있다.
-
公开(公告)号：KR1020010010638A
公开(公告)日：2001-02-15
申请号：KR1019990029627
申请日：1999-07-21
Applicant: 한국전자통신연구원
IPC: H03F1/32
Abstract: PURPOSE: A differential amplifier circuit for RF signals for improvement of linearity of small signals is provided to improves linearity of the third-order intermodulation signal by using characteristic of an FET. CONSTITUTION: A differential amplifier circuit for RF signals for improvement of linearity of small signals includes a differential amplifier(10) for differential-amplifying an input signal at a normal operation point with an external DC gate voltage, a differential amplifier(20) for generating the third-order intermodulation signal, which non-linearly differential-amplifies the input signal with an external DC gate voltage to generate the third-order intermodulation signal, and an insulator(30) for differently applying the DC gate voltages supplied to the two differential amplifiers for insulation from a DC power supply.
Abstract translation: 目的：提供用于改善小信号线性度的RF信号的差分放大器电路，通过使用FET的特性来提高三阶互调信号的线性度。 构成：用于改善小信号的线性度的RF信号的差分放大器电路包括：差分放大器（10），用于利用外部DC栅极电压在正常工作点差分放大输入信号;差分放大器（20），用于产生 三阶互调信号，其以外部DC栅极电压对输入信号进行非线性差分放大以产生三阶互调信号;以及绝缘体（30），用于不同地施加提供给两个差分的DC栅极电压 用于直流电源绝缘的放大器。
-
公开(公告)号：KR100260815B1
公开(公告)日：2000-07-01
申请号：KR1019980012314
申请日：1998-04-07
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: PURPOSE: A small signal linearity apparatus is provided so that small signal linearity can be improved by generating a non-linear signal having an opposite phase to a non-linear element of a small amplified signal to remove the non-linear element of the small signal. CONSTITUTION: The first and second serial signal intercepting units(610,620) are connected to an input terminal. An amplifying unit(630) has its input terminal connected to the first serial signal intercepting unit(610). The first input signal leakage preventing unit(640) has one side terminal applied with a serial bias, and has the other side terminal connected to the input terminal of the amplifying unit(630). A non-linear signal offset unit(650) is connected in parallel to the amplifying unit(630), and has its input terminal connected to the second serial signal intercepting unit(620). The second input signal leakage preventing unit(660) has one side terminal applied with the serial bias, and has the other side terminal connected to the input terminal of the non-linear signal offset unit(650). A load(670) is connected between a power supply source and an output terminal. Here, the serial bias lower than a threshold voltage is applied to control an operation point lower than the threshold voltage, thereby generating the non-linear signal having an opposite phase to the non-linear element of the small amplified signal. Accordingly, linearity of the small signal can be improved.
Abstract translation: 目的：提供一种小信号线性设备，以便通过产生与小放大信号的非线性元件具有相反相位的非线性信号来改善小信号线性度，以去除小信号的非线性元件 。 构成：第一和第二串行信号截取单元（610,620）连接到输入端。 放大单元（630）的输入端连接到第一串行信号截取单元（610）。 第一输入信号泄漏防止单元（640）具有施加串行偏置的一侧端子，并且另一侧端子连接到放大单元（630）的输入端子。 非线性信号偏移单元（650）与放大单元（630）并联连接，并且其输入端连接到第二串行信号截取单元（620）。 第二输入信号泄漏防止单元（660）具有施加串行偏置的一个侧端子，并且另一侧端子连接到非线性信号偏移单元（650）的输入端子。 负载（670）连接在电源和输出端子之间。 这里，施加低于阈值电压的串行偏置来控制低于阈值电压的工作点，从而产生与小放大信号的非线性元件具有相反相位的非线性信号。 因此，可以提高小信号的线性度。
-
公开(公告)号：KR1020000033521A
公开(公告)日：2000-06-15
申请号：KR1019980050417
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: PURPOSE: An integrated elements with minimized parasitic capacitance and interference of magnetic field and a method for manufacturing the same is provided to transfer signals through a wiring safely by minimizing the capacitive coupling. CONSTITUTION: A method for manufacturing the integrated elements includes first thru forth steps. In the first step, a plurality of trenches are formed on the board(10a, 10b). In the second step, impurities are injected on the trench wall. In the third step, an oxidation layer(11) is formed by oxidizing the surface of the board(10a, 10b), and an impurity doping layer is formed around the board. In the forth step, a dielectric layer(19) is formed on the structure and the hole of the trench is filled.
Abstract translation: 目的：提供最小的寄生电容和磁场干扰的集成元件及其制造方法，通过最小化电容耦合来安全地传输信号通过布线。 构成：用于制造集成元件的方法包括第一步骤。 在第一步骤中，在板（10a，10b）上形成多个沟槽。 在第二步中，将杂质注入到沟槽壁上。 在第三步骤中，通过氧化板（10a，10b）的表面形成氧化层（11），并且在板周围形成杂质掺杂层。 在第四步骤中，在结构上形成电介质层（19），填充沟槽的孔。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.022 seconds)
