公开(公告)号：KR101645256B1

公开(公告)日：2016-08-03

申请号：KR1020090119107

申请日：2009-12-03

Applicant: 삼성전자주식회사

Inventor： 지호철 ,  김기남 ,  형용우 ,  나경원 ,  하경호 ,  박윤동 ,  배대록 ,  복진권 ,  강필규

IPC: G02B6/12 ,  G02B6/125 ,  G02F1/065

Abstract: 광도파로소자를제공한다. 광도파로소자는벌크실리콘웨이퍼와, 벌크실리콘웨이퍼의일부분에형성된트랜치영역과, 트랜치영역내에형성된하부클래드층과, 트랜치영역의일측벽으로부터떨어져하부클래드층상에형성된광도파로코아층과, 광도파로코아층을덮도록형성된상부클래드층을포함한다. 하부클래드층은트랜치영역에완전히매립되어구성된다. 광도파로코아층은광 누설손실이 10dB/mm 기준일때 다음식을만족하도록상기트랜치영역의일측벽으로부터떨어져형성된다. 식은 0.15㎛

公开(公告)号：KR1020150057787A

公开(公告)日：2015-05-28

申请号：KR1020130141569

申请日：2013-11-20

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  박병률 ,  강성희 ,  김태성 ,  김태영 ,  문광진 ,  박재화 ,  방석철 ,  손성민 ,  안진호 ,  이호진 ,  진정기

IPC: H01L23/48

CPC classification number: H01L23/481 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/76898 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본발명은관통전극을갖는반도체소자및 그제조방법에관한것으로, 서로대면하는상면과하면을갖는반도체기판, 상기반도체기판의상면상에제공된집적회로가포함된층간절연막; 상기층간절연막상에제공되고상기집적회로와전기적으로연결된적어도하나의금속배선이포함된금속간절연막, 상기금속간절연막과상기층간절연막그리고상기반도체기판을관통하는관통전극그리고상기관통전극을둘러싸는그리고상기관통전극을상기반도체기판으로부터전기적으로절연시키는비아절연막을포함하고, 상기비아절연막은상기상부절연막과상기층간절연막사이에하나이상의에어갭들을포함할수 있다.

Abstract translation: 本发明涉及具有硅通孔及其制造方法的半导体器件。 本发明包括：半导体层，其具有面向上侧的上侧和下侧; 层间电介质，其包括设置在所述半导体衬底的上侧的集成电路; 金属间电介质，其设置在所述层间电介质上，并且包括电连接到所述集成电路的至少一个金属线; 穿过所述金属间电介质，所述层间电介质和所述半导体衬底的贯穿硅; 以及通过绝缘层，该绝缘层围绕所述贯穿硅通孔并使上绝缘层与所述层间电介质电绝缘。 通孔绝缘层包括上绝缘层和层间电介质之间的一个或多个气隙。

公开(公告)号：KR1020140050935A

公开(公告)日：2014-04-30

申请号：KR1020120117360

申请日：2012-10-22

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  강필규 ,  김태영 ,  박병률 ,  이규하 ,  최길현

IPC: H01L21/673 ,  H01L21/304

CPC classification number: H01L21/6835 ,  H01L24/03 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/92 ,  H01L24/94 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/92 ,  H01L2224/9222 ,  H01L2224/92222 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/15311 ,  H01L2224/03 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2221/68304 ,  H01L21/304 ,  H01L2221/68381 ,  H01L21/78 ,  H01L2224/81

Abstract: The present invention relates to a wafer carrier comprising a base having, in the center thereof, a cavity filled with an adhesive film; and an outer wall which is discontinuously arranged at the edge of the base and which is set up on the edge of the base to enclose the cavity. The outer wall is vertically overlapped with the edge of a wafer to come in contact with the edge of the wafer. The cavity is vertically overlapped with the center of the wafer to be joined to the wafer through the adhesive film.

Abstract translation: 本发明涉及一种晶片载体，它包括一个在其中心具有填充有粘合膜的空腔的底座; 以及外壁，其不连续地布置在基部的边缘处并且设置在基部的边缘上以包围空腔。 外壁与晶片的边缘垂直重叠以与晶片的边缘接触。 该空腔通过粘合膜与晶片的中心垂直重叠以与晶片接合。

公开(公告)号：KR1020130093961A

公开(公告)日：2013-08-23

申请号：KR1020120015238

申请日：2012-02-15

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  이규하 ,  최길현 ,  최용순 ,  강필규 ,  박병률 ,  정현수

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/768 ,  H01L21/02271 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3192 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L25/0657 ,  H01L2221/68372 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/13006 ,  H01L2224/13009 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor device including a penetration electrode and a manufacturing method thereof are provided to secure the uniformity of the protrusion length of the penetration electrode and to improve a step coverage by forming a fluid chemical vapor deposition layer. CONSTITUTION: A penetration electrode (120) is extended from the upper side to the lower side of a substrate (100). A via insulation layer (111) is formed between the penetration electrode and the substrate. The penetration electrode protrudes outside the recessed bottom of the substrate. A first bottom insulation layer (109) is formed on the recessed bottom of the substrate. The penetration electrode is exposed.

Abstract translation: 目的：提供一种包括穿透电极及其制造方法的半导体器件，以确保穿透电极的突出长度的均匀性，并且通过形成流体化学气相沉积层来改善台阶覆盖。 构成：穿透电极（120）从衬底（100）的上侧延伸到下侧。 在穿透电极和基板之间形成通孔绝缘层（111）。 穿透电极突出在基底的凹陷底部的外侧。 第一底部绝缘层（109）形成在基底的凹进的底部上。 穿透电极露出。

公开(公告)号：KR1020130092824A

公开(公告)日：2013-08-21

申请号：KR1020120014360

申请日：2012-02-13

Applicant: 삼성전자주식회사

Inventor： 이규하 ,  이호진 ,  강필규 ,  박병률 ,  정현수 ,  최길현

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

Abstract: PURPOSE: A semiconductor device including a penetration electrode and a manufacturing method thereof are provided to sufficiently secure a process margin by forming a thick fluid chemical vapor deposition layer under the penetration electrode. CONSTITUTION: A via hole which vertically passes through a substrate (100) is formed. Via insulation layers (110a) are formed on the bottom and the inner sidewall of the via hole. A penetration electrode (120) is formed in the via hole with the via insulation layers. The penetration electrode has a pillar shape recessed from an inactive surface (100c) of the substrate. The penetration electrode is exposed by patterning the lower side of the substrate.

Abstract translation: 目的：提供一种包括穿透电极及其制造方法的半导体器件，以通过在穿透电极下方形成厚的液体化学气相沉积层来充分确保工艺余量。 构成：形成垂直通过基板（100）的通孔。 通孔绝缘层（110a）形成在通孔的底部和内侧壁上。 在通路孔中形成有通孔绝缘层的穿透电极（120）。 穿透电极具有从基板的非活性表面（100c）凹陷的柱形状。 通过图案化衬底的下侧来暴露穿透电极。

公开(公告)号：KR1020130057671A

公开(公告)日：2013-06-03

申请号：KR1020110123532

申请日：2011-11-24

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  최길현 ,  박병률 ,  정현수 ,  강필규 ,  김석호 ,  이규하

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/3192 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L25/0657 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/03916 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05025 ,  H01L2224/05026 ,  H01L2224/05082 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05564 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05669 ,  H01L2224/05684 ,  H01L2224/06181 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2224/05099 ,  H01L2224/05599 ,  H01L2224/05552

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to prevent the generation of voids by using an insulating pattern which partly covers the lateral part of a conductive pattern. CONSTITUTION: A semiconductor substrate has a surface. A first conductive pattern(204) with a first size is exposed to the surface. A barrier pattern has a second size which is larger than the first size. A second conductive pattern(208) has a third size which is smaller than the second size. An insulating pattern(212) is formed on both sidewalls of the second conductive pattern.

Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过使用部分覆盖导电图案的侧面部分的绝缘图案来防止产生空隙。 构成：半导体衬底具有表面。 具有第一尺寸的第一导电图案（204）暴露于表面。 阻挡图案具有大于第一尺寸的第二尺寸。 第二导电图案（208）具有小于第二尺寸的第三尺寸。 绝缘图案（212）形成在第二导电图案的两个侧壁上。

公开(公告)号：KR1020130040455A

公开(公告)日：2013-04-24

申请号：KR1020110105237

申请日：2011-10-14

Applicant: 삼성전자주식회사

Inventor： 나경원 ,  하경호 ,  김성구 ,  지호철 ,  표정형 ,  강필규 ,  신용확

IPC: H01L31/18 ,  G02B6/30 ,  G02B6/12 ,  H01L31/0232 ,  H01L31/103 ,  G02B6/132 ,  G02B6/136

CPC classification number: H01L31/02327 ,  G02B6/12004 ,  G02B6/132 ,  G02B6/136 ,  G02B6/30 ,  G02B6/305 ,  H01L31/103 ,  H01L31/1804 ,  H01L31/1808 ,  Y02E10/547 ,  Y02P70/521

Abstract: PURPOSE: A photodetector structure is provided to reduce manufacturing costs by forming a germanium single crystal in a bulk silicon substrate. CONSTITUTION: A first silicon layer(410) is made by filling a trench with a cladding material. The refractive index of the cladding material is smaller than that of silicon. A second silicon layer(430) is formed in the first silicon layer and the upper part of the cladding material. An oxide layer(420) is used as a lower cladding of an optical wave guide. A germanium layer(440) is grown by using the seed of a bulk silicon wafer to form a single crystal.

Abstract translation: 目的：提供光电探测器结构，通过在体硅衬底中形成锗单晶来降低制造成本。 构成：通过用包层材料填充沟槽来制造第一硅层（410）。 包层材料的折射率小于硅的折射率。 在第一硅层和包层材料的上部形成第二硅层（430）。 氧化物层（420）用作光波导的下包层。 通过使用体硅晶片的种子来生长锗层（440）以形成单晶。

公开(公告)号：KR1020120015929A

公开(公告)日：2012-02-22

申请号：KR1020100078473

申请日：2010-08-13

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  최길현 ,  방석철 ,  배대록 ,  박병률 ,  문광진 ,  임동찬 ,  정덕영

IPC: H01L31/10

CPC classification number: G02B6/131 ,  G02B6/132 ,  G02B6/136 ,  G02B2006/12061

Abstract: PURPOSE: A photo electric integrated circuit device and a forming method thereof are provided to improve quantum efficiency by offering light detection layer in which a crystal defect is eliminated. CONSTITUTION: An electric element comprises a transistor offered to a substrate(110). The transistor is composed of a gate(140), a source(150s), and drain(150d). An under-clad layer has an upper side lower than the surface of the substrate. A core(120a) is offered on the under-clad layer. An insulating pattern is offered on the core layer. A light detection pattern is offered on the insulating pattern. An upper-clad layer covers the substrate in which the light detection pattern is offered.

Abstract translation: 目的：提供光电集成电路器件及其形成方法，通过提供消除晶体缺陷的光检测层来提高量子效率。 构成：电气元件包括提供给衬底（110）的晶体管。 晶体管由栅极（140），源极（150s）和漏极（150d）构成。 下覆层的上侧比基板的表面低。 在下包层上提供芯（120a）。 核心层提供绝缘图案。 在绝缘图案上提供光检测图案。 上覆层覆盖提供光检测图案的基板。

公开(公告)号：KR1020110112126A

公开(公告)日：2011-10-12

申请号：KR1020100031559

申请日：2010-04-06

Applicant: 삼성전자주식회사

Inventor： 나경원 ,  서성동 ,  하경호 ,  김성구 ,  복진권 ,  신동재 ,  지호철 ,  강필규 ,  조인성

IPC: G02B6/125 ,  G02F1/015 ,  G02F1/025

CPC classification number: G02F1/025 ,  G02F1/225

Abstract: 본 발명의 사상은 위상 변조부의 광도파로 측면으로 형성되는 슬랩(slab)의 두께의 두께를 용이하게 제어할 수 있고, 또한 슬랩으로 연결되는 메탈 콘택을 위한 비아 홀 형성이 용이한 실리콘 기반 광변조기 및 그 광변조기 제조방법을 제공한다. 그 광변조기는 기판; 상기 기판 상으로 형성되고, 제1 경로를 통과하는 광신호에 대해서는 위상을 변환시키고, 제2 경로를 통과하는 광신호에 대해서는 위상을 변환시키지 않는 위상 변환기; 상기 기판 상부의 양 끝단으로 각각 형성되고, 외부로부터 상기 광신호를 입력받거나, 외부로 광신호를 출력하는 그래이팅 커플러(grating coupler); 및 상기 그래이팅 커플러로부터 받은 광신호를 상기 제1 및 제2 경로로 분할시켜 입력하고, 상기 제1 및 제2 경로를 통과한 광신호를 결합시켜 상기 그래이팅 커플러로 보내는 간섭계;를 포함하고, 상기 위상 변환기는 상기 제1 경로를 구성하며 위상을 변환시키는 위상 변환부, 및 상기 제2 경로를 구성하는 경로 광도파로를 구비하고, 상기 위상 변환부에는 상기 기판 방향으로 돌출된 제1 광도파로가 형성되어 있다.

公开(公告)号：KR1020110103048A

公开(公告)日：2011-09-20

申请号：KR1020100022161

申请日：2010-03-12

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  배대록 ,  최길현 ,  이종명

IPC: H01L21/762 ,  H01L21/74 ,  H01L21/84 ,  H01L27/108 ,  H01L27/12

CPC classification number: H01L21/76254 ,  H01L21/743 ,  H01L21/84 ,  H01L27/10817 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/1203

Abstract: 도전막 매립형 기판을 형성하기 위하여, 단결정 반도체 기판의 제1 표면 아래에 수소 이온 주입층을 형성한다. 상기 단결정 반도체 기판 상에 도전막을 형성한다. 상기 도전막의 상부 표면에 실리콘 산화막을 형성한다. 상기 실리콘 산화막과 지지 기판을 접합시켜 예비 도전막 매립형 기판을 형성한다. 상기 이온 주입층을 따라 단결정 반도체 기판을 분리한다. 상기 공정을 통해 형성된 도전막 매립형 기판을 이용하여 우수한 성능의 소자를 제조할 수 있다.