-
-
-
公开(公告)号：KR1019920005153A
公开(公告)日：1992-03-28
申请号：KR1019900012142
申请日：1990-08-08
Applicant: 한국전자통신연구원
IPC: G11C11/408
Abstract: 내용 없음.
-
-
公开(公告)号：KR100723839B1
公开(公告)日：2007-05-31
申请号：KR1020050081314
申请日：2005-09-01
Applicant: 한국전자통신연구원
IPC: H01L27/10
Abstract: 저소비전력형 상변화 메모리소자의 제작을 위한 발열성 관통전극 구조를 포함하는 상변화 메모리소자 및 그 제조방법을 제공한다. 그 소자 및 방법은 소정의 영역을 관통한 관통전극 구조를 내재한 제1 상변화 박막층과, 관통전극 구조에 매립된 발열성 금속전극을 포함한다. 발열성 금속전극에 의해 가해진 열에너지에 의해 결정상태가 변화하고, 변화된 영역이 상기 제1 상변화 박막층에 제한된다.
상변화 메모리소자, 관통전극 구조, 상변화 박막층-
Patent Agency Ranking
公开(公告)号：KR100211947B1
公开(公告)日：1999-08-02
申请号：KR1019960012717
申请日：1996-04-24
Applicant: 한국전자통신연구원
IPC: H01L29/739
Abstract: 본 발명은 다결정규소 소오스/드레인 모스 트랜지스터 및 그 제조방법에 관한 것으로, 다결정규소 소오스/드레인 모스 트랜지스터를 제조시 채널영역의 손상을 방지하기 위해서 채널영역에 하부 규소산화막과 규소질화막 및 상부 규소산화막으로 이루어진 다층절연층을 형성하여 두고, 이후 CMP에 의해 다결정규소 소오스/드레인을 형성할 때 채널에 식각손상을 방지함과 아울러 이들의 확산층을 형성하여 상기 다층 절연층에 의해 상기 다결정규소 소오스/드레인 및 확산층을 형성할 때 채널영역의 산화를 방지하는 모스 트랜지스터의 제조방법 및 동일한 방법을 적용하는 전계효과 트랜지스터의 제조방법 및 이 제조방법에 의해 제조된 다결정규소 소오스/드레인 모스 트랜지스터 구조를 제공함에 특징이 있다.
-
-
公开(公告)号：KR1019970013419A
公开(公告)日：1997-03-29
申请号：KR1019950024215
申请日：1995-08-05
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 반도체 장치 및 그의 제조방법에 관한 것으로서, 반도체 기판의 소정 부분에 형성된 트렌치의 내부에 표면이 상기 반도체 기판과 평탄하도록 채워진 소자분리 산화막이 형성되고 소오스 및 드레인 영역이 이전에 형성된 게이트전극 양측의 반도체 기판 상에 상기 게이트전극과 동일한 높이로 형성된다. 따라서, 소자의 평탄도가 향상되어 소오스 및 드레인전극 형성시 접촉 홀의 형성이 용이하고 과도 식각을 방지할 수 있으며, 또한, 게이트전극 하부의 반도체 기판의 표면이 식각에 의해 손상되지 않도록 하여 캐리어의 이동도가 저하되는 것을 방지할 수 있다.
-
-
公开(公告)号：KR1019940001425B1
公开(公告)日：1994-02-23
申请号：KR1019900017909
申请日：1990-11-06
Applicant: 한국전자통신연구원
IPC: H01L27/108
CPC classification number: H01L27/1023 , H01L21/8229 , Y10S257/906
Abstract: 내용 없음.
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.021 seconds)
