中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

68 records (took 0.018 seconds)

    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur
    65.
    发明专利
    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur 未知

    公开(公告)号：DE112012001220T5

    公开(公告)日：2014-06-26

    申请号：DE112012001220

    申请日：2012-01-16

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  HAENSCH WILFRIED E ,  HARAN BALASUBRAMANIAN S ,  CHENG KANGGUO ,  DORIS BRUCE B ,  KULKARNI PRANITA

    IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

    Abstract: Eine übliche Schnittmaske wird eingesetzt, um ein Gate-Muster und ein lokales Zwischenverbindungsmuster derart zu definieren, dass lokale Zwischenverbindungsstrukturen und Gate-Strukturen mit einer Überlagerungsabweichung von Null relativ zueinander gebildet werden. Eine lokale Zwischenverbindungsstruktur kann in einer ersten horizontalen Richtung von einer Gate-Struktur lateral beabstandet sein und mit einer anderen Gate-Struktur in einer zweiten horizontalen Richtung in Kontakt sein, die sich von der ersten horizontalen Richtung unterscheidet. Des Weiteren kann eine Gate-Struktur so gebildet werden, dass sie kollinear mit einer lokalen Zwischenverbindungsstruktur ist, die an die Gate-Struktur angrenzt. Die lokalen Zwischenverbindungsstrukturen und die Gate-Strukturen werden mittels eines üblichen Damascene-Prozessschritts derart gebildet, dass die Oberseiten der Gate-Strukturen und der lokalen Zwischenverbindungsstrukturen koplanar zueinander sind.

    Massiver Finfet mit einheitlicher Höhe und Bodenisolierung
    66.
    发明专利
    Massiver Finfet mit einheitlicher Höhe und Bodenisolierung 未知

    公开(公告)号：DE112012002832T5

    公开(公告)日：2014-04-10

    申请号：DE112012002832

    申请日：2012-07-03

    Applicant: IBM

    Inventor： CHENG KANGGUO ,  DORIS BRUCE B

    IPC: H01L29/732

    Abstract: Ein Finnen-Feldeffekttransistor (FinFET), ein Array von FinFETs und Verfahren zur Herstellung derselben. Die FinFETs werden auf einer isolierenden Zone bereitgestellt, welche gegebenenfalls Dotierstoffe enthalten kann. Ferner sind die FinFETs gegebenenfalls mit einem Kontaktfleck bedeckt. Die in einem Array bereitgestellten FinFETs weisen eine einheitliche Höhe auf.

    Source-drain extension formation in replacement metal gate transistor device
    67.
    发明专利
    Source-drain extension formation in replacement metal gate transistor device 未知

    公开(公告)号：GB2497849A

    公开(公告)日：2013-06-26

    申请号：GB201222136

    申请日：2012-12-10

    Applicant: IBM

    Inventor： YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA ,  BU HUIMING ,  SHANG HUILING ,  CHUNG-HSUN LIN ,  ANDO TAKASHI ,  DORIS BRUCE B

    IPC: H01L29/66 ,  H01L29/78

    Abstract: A method to fabricate a field effect transistor includes forming on a surface of a semiconductor 10 a dummy gate structure comprised of a plug 14, forming a first spacer 18 surrounding the plug, the first spacer being a sacrificial spacer, and performing an angled ion implant so as to implant a dopant species into the surface of the semiconductor adjacent to an outer sidewall of the first spacer to form source and drain extension regions 20, such that the implanted species extends under the outer sidewall of the first spacer by an amount that is a function of the angle of the ion implant. The method further includes performing a laser anneal to activate the source and drain extension implants. In further processing, a second spacer is formed surrounding the first spacer, the first spacer and dummy gate are removed to form an opening and a gate stack is deposited in the opening.

Patent Agency Ranking