公开(公告)号：DE102013112592A1

公开(公告)日：2014-05-22

申请号：DE102013112592

申请日：2013-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOEGLAUER JOSEF ,  OTREMBA RALF ,  ROEMER BERND ,  SCHIESS KLAUS ,  SCHLOEGEL XAVER ,  SCHREDL JÜRGEN

IPC: H01L23/31 ,  H01L21/58 ,  H01L21/60

Abstract: Es wird eine Chipanordnung (322) bereitgestellt, wobei die Chipanordnung (322) Folgendes enthält: einen Träger (304); einen über dem Träger (304) angeordneten Chip (302), wobei der Chip (302) ein oder mehrere Kontaktpads (314A) enthält, wobei ein erstes Kontaktpad (314A) des einen oder der mehreren Kontaktpads (314A) elektrisch mit dem Träger (304) verbunden ist; ein erstes Kapselungsmaterial (316), das den Chip (302) mindestens teilweise umgibt; und ein zweites Kapselungsmaterial (318), das das erste Kapselungsmaterial (316) mindestens teilweise umgibt.

公开(公告)号：DE102013107593A1

公开(公告)日：2014-01-23

申请号：DE102013107593

申请日：2013-07-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG

IPC: H01L25/07 ,  H01L21/58 ,  H01L23/50

Abstract: Es wird ein eingebetteter IC-Baustein (760) bereitgestellt, der Folgendes enthält: mindestens einen Chip (306), der über einem Chipträger (308) angeordnet ist, wobei der mindestens eine Chip (306) mehrere Chipkontaktinseln (312) enthält; Verkapselungsmaterial (304), das über dem Chipträger (308) und mindestens teilweise um den mindestens einen Chip (306) herum ausgebildet ist; mehrere elektrische Zwischenverbindungen (326), die durch das Verkapselungsmaterial (304) hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung (326) elektrisch mit einer Chipkontaktinsel (312) verbunden ist; und eine Struktur (332), die zwischen den elektrischen Zwischenverbindungen (326) des eingebetteten IC-Bausteins (760) ausgebildet ist, wobei die Struktur (332) die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen (326) erhöht.

公开(公告)号：DE102013104487A1

公开(公告)日：2013-11-07

申请号：DE102013104487

申请日：2013-05-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESCHER-POEPPEL IRMGARD ,  FUERGUT EDWARD

IPC: H01L21/56 ,  H01L21/283 ,  H01L21/304 ,  H01L21/306 ,  H01L21/461 ,  H01L21/78 ,  H01L23/28 ,  H01L23/48

Abstract: Ein Verfahren zum Herstellen eines Chipgehäuses (100) wird bereitgestellt. Das Verfahren weist auf: Anordnen einer Mehrzahl von Dies über einem Träger (110); Abscheiden von Verkapselungsmaterial über dem Träger, wobei die Mehrzahl von Dies mittels des Verkapselungsmaterials bedeckt ist, wodurch eine Struktur gebildet wird, die das Verkapselungsmaterial und die Mehrzahl von Dies aufweist (120); und Entfernen von Verkapselungsmaterial, wodurch ein gedünnter Bereich der Struktur und ein zusätzlicher Bereich der Struktur gebildet werden, welcher Verkapselungsmaterial aufweist, dicker als der gedünnte Bereich (130).

公开(公告)号：DE102013102893A1

公开(公告)日：2013-09-26

申请号：DE102013102893

申请日：2013-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/58 ,  H01L23/28 ,  H01L23/34 ,  H01L29/68

Abstract: Ein Schaltkreisgehäuse wird bereitgestellt, das Schaltkreisgehäuse aufweisend: einen elektronischen Schaltkreis; einen Metallblock neben dem elektronischen Schaltkreis; eine erste Metallschichtstruktur elektrisch kontaktiert mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises; eine zweite Metallschichtstruktur elektrisch kontaktiert mit mindestens einem zweiten Kontakt auf einer zweiten Seite des elektronischen Schaltkreises, wobei die zweite Seite gegenüberliegend der ersten Seite ist; wobei der Metallblock elektrisch kontaktiert ist mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; und wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur aufweist.

公开(公告)号：DE102010015903B4

公开(公告)日：2013-08-08

申请号：DE102010015903

申请日：2010-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POHL JENS ,  FUERGUT EDWARD ,  BRUNNBAUER MARKUS ,  MEYER THORSTEN ,  STROBEL PETER ,  PORWOL DANIEL ,  WACHTER ULRICH

IPC: H01L21/56 ,  H01L21/58 ,  H01L23/498 ,  H01L23/538 ,  H01L23/544

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Platzieren mehrerer Chips (104) auf einen Träger (101); Platzieren von wenigstens einem Markierungselement (120) auf dem Träger (101) relativ zu den mehreren Chips (104); Aufbringen von Einkapselungsmaterial (107) auf die mehreren Chips (104), das Markierungselement (120) und den Träger (101) zur Bildung eines Einkapselungsarbeitsstücks, wobei das Einkapselungsarbeitsstück eine dem Träger zugewandte erste Hauptseite (108) und eine zweite Hauptseite gegenüber der ersten Hauptseite (109) aufweist; wobei das Markierungselement (120) auf der dem Träger zugewandten Seite mit einem Linienmuster (130) versehen ist; Entfernen des Trägers (101) von dem Einkapselungsarbeitsstück; wobei das Linienmuster (130) jeweils von der ersten Hauptseite (108) und von der zweiten Hauptseite (109) aus optisch detektierbar ist; und Detektieren der Markierungselemente (120) durch ein der zweiten Hauptseite zugewandtes optisches Erkennungssystem.

公开(公告)号：DE102012112634A1

公开(公告)日：2013-06-27

申请号：DE102012112634

申请日：2012-12-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOEGERL JUERGEN

IPC: B29C45/14

Abstract: Eine Formvorrichtung einer Ausführungsform schließt einen Haupthohlraum und einen Pufferhohlraum, der mit dem Haupthohlraum verbunden ist, ein.

公开(公告)号：DE102008016665B4

公开(公告)日：2010-11-11

申请号：DE102008016665

申请日：2008-04-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  ESCHER-POEPPEL IRMGARD ,  BRUNNBAUER MARKUS

IPC: H01L21/52 ,  H01L21/54 ,  H01L21/56 ,  H01L21/67 ,  H01L23/28

公开(公告)号：DE102004010956B9

公开(公告)日：2010-08-05

申请号：DE102004010956

申请日：2004-03-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WOERNER HOLGER ,  FUERGUT EDWARD

IPC: H01L23/14 ,  H01L21/58 ,  H01L21/68 ,  H01L21/78 ,  H01L23/50

公开(公告)号：DE102009007708A1

公开(公告)日：2009-10-01

申请号：DE102009007708

申请日：2009-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  FUERGUT EDWARD ,  VERVOORT LOUIS PAUL

IPC: H01L21/52 ,  H01L21/56 ,  H01L21/58 ,  H01L23/043

公开(公告)号：DE102005024431B4

公开(公告)日：2009-08-06

申请号：DE102005024431

申请日：2005-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRUNNBAUER MARKUS ,  FUERGUT EDWARD ,  BEER GOTTFRIED ,  ESCHER-POEPPEL IRMGARD

IPC: H01L21/50 ,  C09J7/02 ,  H01L21/301 ,  H01L21/56 ,  H01L21/58 ,  H01L21/67

Abstract: A carrier sheet with an adhesive film includes a heat-resistant base film with an upper side and an underside, and a thermoactive adhesive layer arranged on the underside of the base film and oriented toward the carrier sheet. The upper side of the base film includes an adhesive layer with semiconductor chips fixed on it, the semiconductor chips being surrounded by deactivated regions of the adhesive layer of the film upper side.