公开(公告)号：KR1020150096568A

公开(公告)日：2015-08-25

申请号：KR1020140017242

申请日：2014-02-14

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  강동민 ,  이상흥 ,  안호균 ,  윤형섭 ,  민병규 ,  임종원

IPC: H01L29/423 ,  H01L21/285 ,  H01L29/66 ,  H01L29/812 ,  H01L21/283 ,  H01L29/778

CPC classification number: H01L29/42312 ,  H01L21/28114 ,  H01L21/28587 ,  H01L21/28593 ,  H01L29/42316 ,  H01L29/66863 ,  H01L29/778 ,  H01L29/812 ,  H01L29/42376 ,  H01L21/283

Abstract: 본 발명은 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것으로, 0.2㎛ 이하의 선폭을 갖는 미세한 게이트 발(foot)과 임의의 크기의 게이트 머리(head)를 갖는 게이트 구조에서 지지대 역할을 할 수 있도록 게이트 머리 밑에 게이트 머리의 길이 방향을 따라 복수의 게이트 발을 추가로 갖게 하여 게이트 구조를 안정화시킨 반도체 소자 및 그의 제조방법이다. 이에 따라 공정중 혹은 공정후의 소자의 게이트가 무너져 내리는 현상을 방지하고 공정중 및 공정후에 소자의 신뢰성을 높일 수 있다.

Abstract translation: 本发明涉及具有稳定栅极结构的半导体器件及其制造方法。 在具有0.2μm以下的线宽的微栅极栅极和具有尺寸的栅极头的栅极结构中，栅极头在栅极头的长度方向上形成栅极，使得其可以作为支撑体 。 因此，可以防止设备的门在工艺中或之后崩溃。 在该过程中或之后可以改善设备的可靠性。

公开(公告)号：KR101444708B1

公开(公告)日：2014-09-26

申请号：KR1020090124720

申请日：2009-12-15

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  윤형섭 ,  김해천 ,  남은수

IPC: H01F17/04 ,  H01F1/34

CPC classification number: H01F17/0006 ,  H01F2017/0086 ,  H01L28/10

Abstract: 본 발명의 기술적 사상의 실시 예에 따른 인덕터는 반도체 기판 내에 일 방향을 따라 형성된 제 1 내지 제 4 도전 단자들, 상기 반도체 기판의 일면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 내측에 위치한 제 2 및 제 3 도전 단자와 전기적으로 연결된 제 1 도전 라인, 상기 반도체 기판의 상기 일면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 외측에 위치한 제 1 및 제 4 도전 단자와 전기적으로 연결된 제 2 도전 라인 및 상기 반도체 기판의 타면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 상기 제 1 도전 단자 및 상기 제 3 도전 단자와 전기적으로 연결된 제 3 도전 라인을 포함한다.

公开(公告)号：KR1020120072215A

公开(公告)日：2012-07-03

申请号：KR1020100134049

申请日：2010-12-23

Applicant: 한국전자통신연구원

Inventor： 류한철 ,  곽민환 ,  강승범 ,  김성일 ,  전동석 ,  백문철 ,  강광용

IPC: G01R29/10

CPC classification number: G01R23/17 ,  G01R29/0885

Abstract: PURPOSE: A method for measurement of device characteristics using a photonic mixing continuous wave system and a terahertz output measuring device using the same are provided to measure the frequency characteristics of a terahertz photomixer antenna device and the frequency characteristics of a terahertz output measuring device. CONSTITUTION: A matching condition for the output impedance of a photomixer and the input impedance of an antenna is added to the output of a photomixer of a transmitter and the output of the photomixer and the antenna of the transmitter are calculated(S10). The output of the antenna of a receiver is calculated based on the output of the photomixer and the antenna of the transmitter(S30). The antenna output of the transmitter and the antenna output of the receiver are outputted to analyze the device characteristics of the photomixer and the antenna(S40).

Abstract translation: 目的：提供一种使用光子混合连续波系统测量器件特性的方法和使用该方法的太赫兹输出测量装置，以测量太赫兹光混频器天线装置的频率特性和太赫兹输出测量装置的频率特性。 构成：将混合器的输出阻抗和天线的输入阻抗的匹配条件加到发射机的光混合器的输出端，并计算光混合器和发射器天线的输出（S10）。 接收机的天线的输出根据光混合器的输出和发射机的天线来计算（S30）。 输出发射机的天线输出和接收机的天线输出，以分析光混合器和天线的装置特性（S40）。

公开(公告)号：KR100713121B1

公开(公告)日：2007-05-02

申请号：KR1020050089724

申请日：2005-09-27

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  김성일 ,  이종민 ,  이경호 ,  강영일

IPC: H01L21/60

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541

Abstract: 본 발명은 칩과 이를 이용한 칩 스택 및 그 제조방법에 관한 것으로, 웨이퍼상에 형성된 적어도 하나 이상의 패드와 상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 금속층을 포함하는 복수개의 칩이 적층되되, 상기 각 칩의 패드와 금속층이 서로 마주보도록 접합되어 적층함으로써, 칩의 제조공정이 간편해지고 칩의 성능을 향상시켜줄 뿐만 아니라 칩 스택 시 풋 프린트(foot print)가 작아지는 효과가 있다.
칩 스택, 웨이퍼, 패드, 비아홀, 플립칩, 범프, 풋 프린트

公开(公告)号：KR100696190B1

公开(公告)日：2007-03-20

申请号：KR1020050027862

申请日：2005-04-04

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  이종민 ,  김성일 ,  강영일 ,  이경호

IPC: H01L21/60 ,  H01L23/12

CPC classification number: H01L24/81

Abstract: 본 발명은 플립 칩 본딩방법에 관한 것으로, 반도체 칩의 패드 상에 금속범프를 형성하는 단계와, 상기 금속범프의 말단에 소정두께의 전도성 접착제를 형성하는 단계와, 열 접합공정을 통해 상기 반도체 칩을 미리 마련된 반도체 기판의 패드에 접합시키는 단계를 포함함으로써, 원가가 절감되고 공정이 간편해질 뿐만 아니라 열 방출이 원활하게 할 수 있는 효과가 있다.
플립 칩, 반도체 기판, 반도체 칩, 전도성 접착제, 실버 에폭시, 이방 전도성 필름(ACF), 금속범프

公开(公告)号：KR1020060041459A

公开(公告)日：2006-05-12

申请号：KR1020040090673

申请日：2004-11-09

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  이종민 ,  김성일 ,  주철원 ,  이경호

IPC: H01L29/737

CPC classification number: H01L29/66318 ,  H01L29/7371

Abstract: 본 발명은 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 서브 컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계와, 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함함으로써, 메사형태의 에미터와 베이스 전극간의 간격을 최소화하고 재현성 있게 제어할 수 있으며, 고주파 특성이 우수한 자기정렬 소자를 구현할 수 있는 효과가 있다.
이종접합 바이폴라 트랜지스터, 자기정렬, 결정이방성, 메사식각, 에미터 전극, 베이스 전극

公开(公告)号：KR100572151B1

公开(公告)日：2006-04-24

申请号：KR1020040095876

申请日：2004-11-22

Applicant: 한국전자통신연구원

Inventor： 문종태 ,  이종현 ,  엄용성 ,  김성일

IPC: H01L21/60 ,  H01L23/50 ,  H01L23/12

Abstract: 본 발명은 Sn-In계 솔더를 이용한 반도체 칩의 본딩 방법에 관한 것으로, 보다 상세하게는 제1 반도체 칩 또는 제1 기판 상에 적어도 하나의 층으로 이루어진 제1 금속층을 증착하는 단계와,제2 반도체 칩 또는 제2 기판 상에 적어도 하나의 층으로 이루어진 제2 금속층 및 Sn-In계 솔더층을 순차적으로 증착하는 단계와, 상기 제1 금속층과 상기 Sn-In계 솔더층이 서로 대향되도록 정렬시키는 단계와, 무플럭스 솔더링 방법을 이용하여 상기 제1 반도체 칩 또는 상기 제1 기판과 상기 제2 반도체 칩 또는 상기 제2 기판을 서로 플립칩 본딩하는 단계를 포함하며, 실 예로는 반도체 또는 광전 소자 등의 솔더 본딩 후 솔더 조성의 급격한 변화와 이에 따른 용융점의 상승으로 이후 다른 소자의 솔더링 중에 기 접합된 소자의 솔더 접합부가 용융되지 않고 고상으로 계속 유지되는 특징을 보여주므로 특히 멀티칩 또는 적층칩의 솔더링시 동일 조성의 Sn-In계 솔더와 동일 솔더링 온도를 사용했음에도 불구하고 다수의 칩을 순차적으로 편리하게 본딩시킬 수 있어 패키징 비용의 절감 및 생산성의 향상을 이룰 수 있는 효과가 있다.
Sn-In계 솔더 , 멀티칩, 적층칩, 스택 본딩, 무플럭스 솔더 본딩, 플립칩 본딩

Abstract translation: 包括以下步骤的本发明：沉积第一金属层上，以由至少一个层构成，并且更具体地，根据使用基于Sn-In系焊料中，第二半导体芯片的接合方法的第一半导体芯片或所述第一衬底 在半导体芯片或第二衬底上依次沉积第二金属层和至少一个Sn-In焊料层;以及将第一金属层和Sn-In焊料层对准以便彼此面对 并且使用无焊剂焊接方法将第一半导体芯片或第一衬底以及第二半导体芯片或第二衬底倒装芯片接合到彼此， 由于焊料成分的快速变化和熔点的提高，在其他器件的焊接过程中，键合器件的焊点不会熔化， 特别是，即使与用于多芯片或多层芯片的焊接相同组成的Sn-In型焊料的焊接温度相同的焊接温度，也可以顺序且方便地键合大量芯片，从而降低封装成本和生产率 可以实现改善的效果。

公开(公告)号：KR100568567B1

公开(公告)日：2006-04-07

申请号：KR1020030094071

申请日：2003-12-19

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  이경호 ,  김성일 ,  이종민 ,  주철원

IPC: H01L29/737

CPC classification number: H01L29/66318 ,  H01L29/7371

Abstract: 이종 접합 쌍극자 트랜지스터의 제조 방법에서, 소자 분리 영역을 정의하기 전에 식각이 용이한 제1 유전체층이 기판 전면에 증착된다. 그리고 제1 유전체층과 부컬렉터층이 식각된 후에 상대적으로 식각이 어렵거나 식각 속도가 느린 제2 유전체층이 기판 전면에 증착된다. 이후, 관통구가 형성된 후 제1 및 제2 유전체층의 식각 특성의 차이를 이용하여 제1 유전체층을 제거한다. 이와 같이 하면, 화합물 반도체와 유전체 절연막(제2 유전체층)의 계면에서 발생하는 전력 이득의 감소를 제거할 수 있다.
이종접합, 쌍극자, 트랜지스터, 계면, 화합물 반도체, 식각, 유전체

公开(公告)号：KR100497840B1

公开(公告)日：2005-06-29

申请号：KR1020020083751

申请日：2002-12-24

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  김성일 ,  홍선의 ,  이희태 ,  남은수

IPC: H01L29/737

Abstract: 본 발명은 기판위에 복수의 층을 가진 이종접합 바이폴라 트랜지스터(HBT : heterojunction bipolar transistor) 제조용 웨이퍼를 식각하여 위로부터 에미터, 베이스 및 콜렉터를 갖는 HBT를 제조하는 방법에 있어서, HBT 제조용 웨이퍼는 에미터 층 및 베이스층 사이에 에미터 층과는 다른 재질의 제1식각 정지층을 가지며, 콜렉터 층 및 서브 콜렉터층 사이에 콜렉터 층과는 다른 재질의 제2식각 정지층을 가지고, 콜렉터 층과 제1식각 정지층에 대하여 선택적 식각 능력을 가진 식각 용액을 사용하여 콜렉터층을 식각함으로써 베이스 금속 전극 하부에 언더컷(undercut)을 형성시키고, 그 후 제1식각정지층을 식각하는 단계를 포함함을 특징으로 하는 HBT의 제조 방법, 그 방법에 제조된 HBT 및 상기 HBT의 제조에 사용될 수 있는 다층 웨이퍼에 관한 것이다. 본 발명에 따른 HBT는 제 2식각정지층을 이용하여 충분한 언더컷 확보로 인한 에미터 전극에 자기정렬된 베이스 금속 상에 콜렉터 금속 증착시 콜렉터 금속의 증착으로 인한 베이스 금속층의 두꺼워짐 및 에미터-베이스간의 거리 감소로 인하여 베이스 저항을 감소시키고, 제 1 식각정지층을 이용하여콜렉터 금속전극을 베이스 금속전극에 자기정렬시키므로써 베이스와 콜렉터간의 접합면적을 감소시켜 베이스-콜렉터의 기생 캐패시턴스를 감소시킬 수 있으며, 이로 인하여 고주파 특성을 향상시킬 수 있다.

公开(公告)号：KR100440431B1

公开(公告)日：2004-07-14

申请号：KR1020020071501

申请日：2002-11-18

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  임종원 ,  홍선의 ,  남은수

IPC: G02B6/12

Abstract: PURPOSE: A submount for electro optical device of a high speed electro optical module is provided to reduce the transmission loss and the reflection loss of the data by drastically reducing the parasitic effect remained at the peripheral of the wire bonding. CONSTITUTION: A submount for electro optical device of a high speed electro optical module includes a dielectric material(20), a pair of ground lines(22a,22c), a signal line(22b), a bias line(22d), a ground plane(28) and a via hole. The dielectric material(20) is in the shape of "L". The pair of ground lines(22a,22c), the signal line(22b) and the bias line(22d) are stacked on the top surface of the dielectric material(20) by using a co-planar waveguide-ground(CPW-G). The ground plane(28) is positioned inside of the dielectric material(20). And, the via hole is connected the ground lines(22a,22c) to the ground plane(28).

Abstract translation: 目的：提供一种高速电光学组件的电子光学装置的基座，通过大幅度降低导线键合周边残留的寄生效应，减少数据的传输损耗和反射损耗。 本发明提供一种高速电光学模块的电光学装置的基座，其包括介电材料20，一对接地线22a，22c，信号线22b，偏压线22d， 平面（28）和通孔。 介电材料（20）呈“L”形。 通过使用共面波导接地（CPW-G）将一对接地线（22a，22c），信号线（22b）和偏置线（22d）堆叠在介电材料（20）的顶表面上 ）。 接地平面（28）位于电介质材料（20）的内部。 并且，通孔将接地线（22a，22c）连接到接地平面（28）。