-
-
公开(公告)号：KR1019970030931A
公开(公告)日：1997-06-26
申请号：KR1019950040300
申请日：1995-11-08
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: 본 발명은 도금을 이용하여 저저항금속을 중첩시키는 MESFET 게이트 금속 중첩방법에 관한 것이다.
본 발명은 MESFET에 게이트 금속이 드러나도록 절연박막으로 평탄화시키는 제1공정; 기저금속을 증착하는 제2공정; 포토레지스트로 게이트 영역을 정의하는 제3공정; 기저금속을 식각하고 포토레지스트를 열처리하여 도금하기 위한 영역을 분리하는 제4공정; 저저항 금속을 도금하는 제5공정; 포토레지스트를 제거하는 제6공정; 기저금속을 제거하는 제7공정을 포함한다.
E-beam을 이용하지 않고 T-형의 게이트와 배선금속을 형성하기 때문에 생산성을 향상시킬 수 있으며, 도금에 의해 배선금속이 만들어지기 때문에 리프트-오프에 의한 배선공정에 비해 생산원가를 줄일 수 있는 동시에 게이트의 형상이 대칭으로 형성되는 효과가 있다.-
公开(公告)号：KR1019970003740B1
公开(公告)日：1997-03-21
申请号：KR1019930027221
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: (a) The GaAs buffer layer(2), the electric gas layer of the second dimension(3), the AlGaAs space layer(4), the n-type AlGaAs source layer(5), the etching barrier layer(6) of the thin AlxGa1-xAs for the improvement of the gate recessing process is formed one by one. (b) The T-type photoresist gate pattern(8) is formed on that, and the gate recessing process is operated. (c) The T-type gate metal(9) is deposited on that, after the T-type photoresist gate pattern is removed, the first ECR insulator(10) is formed. (d) Next, the second ECR insulator(11) is left on the t-type gate metal side part and the recess etching region of the GaAs cap layer by etching the first ECR insulator. (e) The source/drain ohmic metal(12) is self-aligned by using the t-type gate metal and the second ECR insulator, so the capacity of the element is improved.
Abstract translation: （a）GaAs缓冲层（2），第二维（3）的电气层，AlGaAs空间层（4），n型AlGaAs源层（5），蚀刻阻挡层（6） 用于改善栅极凹陷处理的薄AlxGa1-xAs一个接一个地形成。 （b）在其上形成T型光致抗蚀剂栅极图案（8），并且栅极凹陷处理被操作。 （c）T型栅极金属（9）沉积在其上，在T型光致抗蚀剂栅极图案被去除之后，形成第一ECR绝缘体（10）。 （d）接下来，通过蚀刻第一ECR绝缘体，将第二ECR绝缘体（11）留在GaAs盖层的t型栅极金属侧部分和凹陷蚀刻区域上。 （e）源极/漏极欧姆金属（12）通过使用t型栅极金属和第二个ECR绝缘体自对准，因此元件的容量得到改善。
-
-
公开(公告)号：KR1019950021254A
公开(公告)日：1995-07-26
申请号：KR1019930027215
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 ECR절연막의 수평성장을 이용한 게이트 금속의 형성방법에 관한 것으로서 종래에 게이트 주변의 알루미늄 갈류비소 표면에서 생기는 문제점을 해결하기 위하여, 본 발명에서는 T형 금속게이트 감광막(5,6)의 형성공정(가)과, 저온절연막(70을 전면에 증착하는 공정(나)과, 건식식각에 의한 절ㅇ련막의 되식각 공정(다)과,상기공정(다)의 형상을 이용한 리쎄스 식각된 부분(8)을 형성하는 공정(라)과, 게이트금속(9)을 증착하는공정(마)과, 리프트 오프 방법에 의해서 짧은 T형 게이트(9a)를 형성하는 공정(바)을 제공함으로써 게이트 금속길이를 짧게하여 소자의 성능을 향상시키고 게이트 주변의 알루미늄 갈룸비소 표면에서 생기는 문제점을 해결하고, 소자의 신뢰도를 향상시켜 경제성을 개선시킬 수있다.
-
Patent Agency Ranking
-
公开(公告)号：KR101848244B1
公开(公告)日：2018-05-29
申请号：KR1020110133715
申请日：2011-12-13
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L29/812
CPC classification number: H01L29/0649 , H01L21/28593 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7786
Abstract: 본발명은계단형게이트전극을포함하는반도체소자및 그제조방법에관한것이다. 본발명의일 실시예에의한반도체소자의제조방법은, 다수의에피택셜층(epitaxial layer) 구조의반도체기판상에캡층(cap layer)을형성하고상기캡층의일부를식각하여활성영역을형성하는단계, 상기활성영역과상기캡층상에제 1 질화막, 제 2 질화막및 게이트형성을위한레지스트패턴을순차적으로형성하는단계, 상기레지스트패턴을통해상기제 2 질화막과상기제 1 질화막을순차적으로식각하고상기레지스트패턴을제거하여계단형의게이트절연막패턴을형성하는단계, 상기제 2 질화막상에게이트헤드패턴을형성하는단계, 상기게이트절연막패턴을통해상기반도체기판최상부의쇼트키층일부를식각하여언더컷(under-cut) 영역을형성하는단계, 상기게이트절연막패턴과상기게이트헤드패턴을통해내열성금속을증착하여계단형의게이트전극을형성하는단계및 상기게이트헤드패턴을제거하고절연막을증착하는단계를포함한다.
-
公开(公告)号：KR101857214B1
公开(公告)日：2018-05-14
申请号：KR1020110139142
申请日：2011-12-21
Applicant: 한국전자통신연구원
IPC: H04B1/06
Abstract: 본발명은하나의기판에다채널안테나를포함하는빔스캔수신기를구현함으로써면적을줄이고제작비용을절감할수 있는다채널빔스캔수신기에관한것이다. 본발명의일 실시예에의한다채널빔스캔수신기는, 다채널안테나, 상기다채널안테나를통해수신한다수의신호중 하나를선택하는스위치, 상기스위치에서선택된신호를 1차증폭하는제 1 저잡음증폭기, 상기 1차증폭된신호를필터링(filtering)하는대역통과필터, 상기필터링된신호를 2차증폭하는제 2 저잡음증폭기및 상기 2차증폭된신호를전압으로변환하는검출기를포함한다.
-
公开(公告)号：KR101846388B1
公开(公告)日：2018-04-09
申请号：KR1020110125763
申请日：2011-11-29
Applicant: 한국전자통신연구원
IPC: H01L27/02 , H01L27/108 , H01L21/8242
CPC classification number: H01L28/91 , H01L23/481 , H01L28/92 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은수직구조캐패시터및 수직구조캐패시터의형성방법에관한것이다. 수직구조캐패시터는반도체기판의상부면에입력전극과출력전극을형성하고반도체기판의하부면을식각하여비아전극들을형성한후 상기비아전극들사이에유전체막을형성하여수직구조캐패시터가기판내에형성된다. 본발명에의하면수직구조캐패시터는적은면적에큰 용량의캐패시턴스를갖는캐패시터를제작할수 있다.
-
公开(公告)号：KR1020170106576A
公开(公告)日：2017-09-21
申请号：KR1020160029526
申请日：2016-03-11
Applicant: 한국전자통신연구원
CPC classification number: H01L2224/49175
Abstract: 본발명은전력소자가구비된기판에관한것이다. 본발명에따르면, 한쌍의제1 마커및 한쌍의제2 마커가형성된메탈캐리어, 상기메탈캐리어상에구비되며, 입력단이상기한 쌍의제1 마커중 어느하나에대응되고, 출력단이상기한 쌍의제1 마커중 나머지하나에대응되도록배치되는전력소자, 상기전력소자의일 측에배치되는입력정합부및 상기전력소자의타 측에배치되는출력정합부를포함하며, 상기한 쌍의제2 마커는상기한 쌍의제1 마커의외측에형성되고, 상기입력정합부의일 측면은상기제2 마커중 어느하나에대응되도록배치되며, 상기출력정합부의일 측면은상기제2 마커중 나머지하나에대응되도록배치되는, 전력소자가구비된기판이제공된다.
Abstract translation: 具有电源的基板技术领域本发明涉及一种设有电源的基板。 根据本发明，一对第一标记物和一对金属载体2，一标记形成时，它被设置在所述金属载体上，该输入级移相器对第一标记中的一个的相应的一个，输出移相器对第一 并且输出匹配部分设置在电源的另一侧上，其中该对第二标记布置在电源的另一侧上， 其中，所述输入匹配单元的一侧对应于所述第二标记中的一个，所述输出匹配单元的一侧对应于所述第二标记中的另一个， 提供衬底。
-
-
-
-
-
-
-
-
-
Search Results
199
records
(took 0.018 seconds)
