-
公开(公告)号：KR100866213B1
公开(公告)日：2008-10-30
申请号：KR1020070014009
申请日：2007-02-09
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G05B11/42 , G05B13/024 , G05B21/02
Abstract: 본 발명에 따른 제어 대상물의 출력값과 목표값의 차이에 근거하여 제어 대상물에 제어값을 제공하는 비례-적분-미분(proportional-integrate-derivative: PID) 제어 장치는, 목표값에 대해 상기 제어 대상물의 출력값이 갖는 오차값을 출력하는 오차 산출기와; 상기 오차값에 대해 비례 연산을 수행하여 비례 연산값을 얻고, 상기 오차값에 대해 적분 연산을 수행하여 적분 연산값을 얻으며, 상기 오차값에 대해 미분 연산을 수행하여 미분 연산값을 얻고, 상기 비례 연산값, 적분 연산값 및 미분 연산값에 근거하여 얻어진 제어값을 상기 대상물로 출력하는 PID 연산기와; 하나의 목표값에 대해 상기 제어 대상물의 출력값을 복수회 샘플링하여 상기 오차 산출기로 출력하는 제1 샘플러와; 상기 제1 샘플러의 샘플링 주기에 따라서 상기 PID 연산기가 복수회 PID 연산을 수행하여 제어값을 출력하도록 제어하는 제어부를 포함한다.
PID 제어, 퍼지 제어, 비례 계수, 샘플러, 멀티레이트-
公开(公告)号：KR1020080074635A
公开(公告)日：2008-08-13
申请号：KR1020070014009
申请日：2007-02-09
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G05B11/42 , G05B13/024 , G05B21/02
Abstract: A PID control apparatus and a method thereof are provided to minimize the configuration of circuit by utilizing a multi-rate technique. A PID(Proportional-Integrate-Derivative) control apparatus includes an error calculator(220), a PID calculator(230), a first sampler(240), and a controller(260). The error calculator outputs an error value of an output of a controlled object on a target value. The PID calculator obtains a proportional calculation value by performing a proportional calculation on the target value, obtains an integral calculation value by performing an integral calculation, obtains a differential calculation value by performing a differential calculation, and outputs a control value, which is obtained based on the proportional, integral, and differential calculations, to the controlled object. The first sampler samples the output of the controlled object on one target value and outputs the sampled value to the error calculator. The controller controls the PID calculator in order to output a control value by performing a PID calculation many times according to a sampling period of the first sampler.
Abstract translation: 提供了一种PID控制装置及其方法，以通过利用多速率技术来最小化电路的配置。 PID（比例积分微分）控制装置包括误差计算器（220），PID计算器（230），第一采样器（240）和控制器（260）。 误差计算器输出目标值上受控对象输出的误差值。 PID计算器通过对目标值进行比例运算而获得比例运算值，通过进行积分运算获得积分运算值，通过进行差分运算获得差分运算值，并输出基于 关于比例，积分和差分计算，对受控对象。 第一采样器将受控对象的输出采样在一个目标值上，并将采样值输出到误差计算器。 控制器控制PID计算器，以通过根据第一采样器的采样周期多次执行PID计算来输出控制值。
-
公开(公告)号：KR100819301B1
公开(公告)日：2008-04-03
申请号：KR1020060130934
申请日：2006-12-20
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: H04N5/23248 , H04N5/23258 , H04N5/23287
Abstract: An apparatus for correcting hand-shaking of a camera module for mobile appliances is provided to form an image at the same position of an image sensor by controlling the position of the image sensor according to the amount and direction of hand-shaking when taking a picture. An apparatus for correcting hand-shaking of a camera module for mobile appliances comprises a camera unit(100) and an OIS(Optical Image Stabilizer) circuit unit(200). The camera unit includes an angular speed sensor(110) for sensing the angular speed of hand-shaking of a camera, a position detecting sensor(120) for sensing the present position of an image sensor and a drive unit(130) driving the image sensor. The OIS circuit unit controls the control unit with a multi-rate PID control method using a relatively little control period compared to conventional PID control.
Abstract translation: 提供了一种用于校正移动电器的相机模块的握手的装置，以在图像传感器的相同位置处形成图像，其中，当拍摄图像时，根据抖动的数量和方向控制图像传感器的位置 。 用于校正移动电器的相机模块的握手的装置包括相机单元（100）和OIS（光学图像稳定器）电路单元（200）。 相机单元包括用于感测相机抖动角速度的角速度传感器（110），用于感测图像传感器的当前位置的位置检测传感器（120）和驱动图像的驱动单元（130） 传感器。 与常规PID控制相比，OIS电路单元使用相对较少的控制周期的多速率PID控制方法来控制控制单元。
-
-
公开(公告)号：KR101727270B1
公开(公告)日：2017-04-17
申请号：KR1020100083681
申请日：2010-08-27
Applicant: 삼성전자주식회사
IPC: H01L27/146
Abstract: 본발명은이미지센서를제공한다. 상기이미지센서는반도체기판내에수직적으로중첩되어제공된복수개의광전변환부들, 및상기반도체기판내로연장된트랜스퍼게이트를포함함으로써, 많은신호전하가생성되고센싱마진이향상된다. 상기이미지센서의트랜스퍼트랜지스터는표면채널, 사이드채널및 매몰채널을갖기때문에, 신호전하의전달속도가빨라지고이미지래그가거의없어질수 있다.
Abstract translation: 本发明提供了一种图像传感器。 图像传感器包括垂直堆叠在半导体衬底中的多个光电转换部分以及延伸到半导体衬底中的传输门，从而产生大量信号电荷并且提高感测裕度。 由于图像传感器的传输晶体管具有表面沟道，侧沟道和掩埋沟道，因此可以增加信号电荷的传输速度并且可以基本上消除图像滞后。
-
Patent Agency Ranking
公开(公告)号：KR101493874B1
公开(公告)日：2015-02-16
申请号：KR1020080112221
申请日：2008-11-12
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L23/62
CPC classification number: G11C13/0004 , G11C13/0007 , G11C2213/32 , G11C2213/34 , G11C2213/71 , H01L27/101 , H01L27/249 , H01L45/04 , H01L45/12 , H01L45/1226 , H01L45/146 , H01L45/1666
Abstract: 본 발명에 따른 비휘발성 메모리 소자는, 수평 방향으로는 길이로 연장되고 수직 방향으로는 복수의 층들로 적층되어 있고 서로 평행하게 배치된 복수의 수평 전극들; 상기 수평 전극들과 교차되도록 배치되고 수직 방향으로는 길이로 연장되고 서로 평행하게 배치된 복수의 수직 전극들; 상기 수평 전극들 및 수직 전극들 사이에 형성되고 저항 변화를 저장할 수 있는 복수의 데이터 저장층들; 및 상기 수평 전극들 및 상기 수직 전극들의 교차 영역에 개재된 복수의 반응 방지층들을 포함한다.
비휘발성 메모리, 저항 변화, 반응 방지층, 실리사이드 반응-
公开(公告)号：KR1020130127814A
公开(公告)日：2013-11-25
申请号：KR1020120051603
申请日：2012-05-15
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/144 , H01L27/146 , H01L27/14601 , H01L27/14607 , H01L27/1464 , H01L27/14643 , H01L27/14683 , H01L27/14687 , H01L27/14689
Abstract: A semiconductor device and a method for fabricating the same are provided. The semiconductor device according to the technical idea of the present invention, a back side type image sensor semiconductor device includes a substrate having a front side and a backs side facing the front side, first P regions adjacent to the back side and separated from each other, N regions separated from each other in the substrate corresponding to the lower part of the first P region, and second P regions adjacent to the back side and formed between the first P regions.
Abstract translation: 提供半导体器件及其制造方法。 根据本发明的技术思想的半导体器件，背面型图像传感器半导体器件包括具有与前侧相对的前侧和背面的基板，与背面相邻并彼此分离的第一P区域 在与第一P区域的下部对应的基板中分离的N个区域和与背面相邻并形成在第一P区域之间的第二P区域。
-
公开(公告)号：KR101320519B1
公开(公告)日：2013-10-23
申请号：KR1020060070881
申请日：2006-07-27
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , B82Y10/00
CPC classification number: G11C16/0433 , G11C16/0491 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L27/11568
Abstract: 낸드 타입의 플래시 메모리 소자 및 노어 타입의 플래시 메모리 소자의 단점을 동시에 극복할 수 있는 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 하나의 스트링에 교차 연결된 제 1 및 제 2 비트 라인들을 포함한다. 제 1 및 제 2 메모리 트랜지스터들은 제 1 및 제 2 비트 라인들 사이의 스트링 부분에 포함되고, 제어 게이트 및 스토리지 노드를 각각 포함한다. 제 1 패스 트랜지스터는 제 1 비트 라인 및 제 1 메모리 트랜지스터 사이의 스트링 부분에 포함되고, 제 1 패스 게이트를 포함한다. 제 2 패스 트랜지스터는 제 2 메모리 트랜지스터 및 제 2 비트 라인 사이의 스트링 부분에 포함되고, 제 2 패스 게이트를 포함한다. 제 3 패스 트랜지스터는 제 1 및 제 2 메모리 트랜지스터들 사이의 스트링 부분에 포함되고, 제 3 패스 게이트를 포함한다. 제 3 비트 라인은 제 3 패스 트랜지스터의 채널에 연결된다. 그리고, 워드 라인은 제 1 및 제 2 메모리 트랜지스터들의 제어 게이트에 공통으로 연결된다.
-
公开(公告)号：KR101225641B1
公开(公告)日：2013-01-24
申请号：KR1020060135005
申请日：2006-12-27
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/785 , H01L21/76897 , H01L29/41791 , H01L29/66795 , H01L29/66825 , H01L29/66833 , H01L29/7851 , H01L29/7881 , H01L29/792 , H01L2029/7858
Abstract: 핀 구조물의 안정성을 높이고 콘택 플러그의 신뢰성을 높일 수 있는 반도체 소자 및 그 제조 방법이 제공된다. 반도체 소자는 반도체 기판, 반도체 기둥 및 콘택 플러그를 포함한다. 반도체 기판은 활성영역으로 이용되는 적어도 한 쌍의 핀들을 포함한다. 반도체 기둥은 한 쌍의 핀들의 일부분 사이에 이 핀들을 연결하도록 개재된다. 그리고, 콘택 플러그는 한 쌍의 핀들의 상면에 전기적으로 연결되도록 반도체 기둥 상에 형성된다.
-
公开(公告)号：KR1020100001260A
公开(公告)日：2010-01-06
申请号：KR1020080061110
申请日：2008-06-26
Applicant: 삼성전자주식회사
IPC: H01L21/8247
CPC classification number: H01L27/1021 , H01L27/101 , H01L27/2409 , H01L27/249 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146
Abstract: PURPOSE: A non-volatile memory device and a method of fabricating the same are provided to implement high integrated non-volatile memory device by locally forming a junction layer on the sidewall of a first electrode. CONSTITUTION: In a device, a second electrode(160) is arranged in order to cross with a first electrode(110). A data storage layer(130) is formed at a crossing potion of the second electrode and the first electrode. A metal silicide layer(145) is formed at the crossing potion of the second electrode and the first electrode. The first electrode includes a semiconductor of a first conductive type. The first semiconductor touches with the metal silicide layer in order to form a Schottky diode. The junction layer(140) is placed between the first electrode and the metal silicide layer. The junction layer includes the second semiconductor of a second conductive type.
Abstract translation: 目的：提供非易失性存储器件及其制造方法以通过在第一电极的侧壁局部形成结层来实现高集成非易失性存储器件。 构成：在器件中，第二电极（160）被布置成与第一电极（110）交叉。 数据存储层（130）形成在第二电极和第一电极的交叉部分处。 在第二电极和第一电极的交叉部分处形成金属硅化物层（145）。 第一电极包括第一导电类型的半导体。 第一半导体与金属硅化物层接触以形成肖特基二极管。 结层（140）被放置在第一电极和金属硅化物层之间。 结层包括第二导电类型的第二半导体。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.036 seconds)
