公开(公告)号：DE102017127010A1

公开(公告)日：2019-05-16

申请号：DE102017127010

申请日：2017-11-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MOSER ANDREAS ,  KUENLE MATTHIAS ,  DAINESE MATTEO ,  SCHULZE HANS-JOACHIM

IPC: H01L21/786

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst Bereitstellen eines monokristallinen Halbleitersubstrats (10) mit einer ersten Seite; Bilden mehrerer Aussparungsstrukturen (12a) in dem Halbleitersubstrat (10) auf der ersten Seite; Füllen der Aussparungsstrukturen (12a) mit einem dielektrischen Material zum Bilden von dielektrischen Inseln (12) in den Aussparungsstrukturen (12a); Bilden einer Halbleiterschicht (13) auf der ersten Seite des Halbleitersubstrats (10) zum Bedecken der dielektrischen Inseln (12); und Aussetzen der Halbleiterschicht (13) einer Wärmebehandlung und Rekristallisieren der Halbleiterschicht (13). Die Kristallstruktur der rekristallisierten Halbleiterschicht passt sich an die Kristallstruktur des Halbleitersubstrats an. Das Halbleitersubstrat (10) und die Halbleiterschicht (13) bilden zusammen einen Verbundwafer, wobei die dielektrischen Inseln (12) zumindest teilweise in dem Halbleitermaterial des Verbundwafers vergraben sind.

公开(公告)号：DE102015118309A1

公开(公告)日：2016-05-04

申请号：DE102015118309

申请日：2015-10-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRIEBL ERICH ,  IRSIGLER PETER ,  MOSER ANDREAS ,  PIRKER MANFRED ,  ZELSACHER RUDOLF

IPC: H01L21/66 ,  H01L23/544

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) zum Bearbeiten eines Substrats umfassen: Ausbilden einer dielektrischen Schicht über dem Substrat, wobei die dielektrische Schicht eine Vielzahl von Testbereichen umfassen kann (11); Ausbilden einer elektrisch leitfähigen Schicht über der dielektrischen Schicht, um die dielektrische Schicht in der Vielzahl von Testbereichen zu kontaktieren (12); gleichzeitiges elektrisches Prüfen der dielektrischen Schicht in der Vielzahl von Testbereichen, wobei Abschnitte der elektrisch leitfähigen Schicht, die die dielektrische Schicht in der Vielzahl von Testbereichen kontaktieren, mithilfe eines elektrisch leitfähigen Materials elektrisch leitend miteinander verbunden werden (13); und Trennen voneinander der elektrisch leitfähigen Schicht in Abschnitte der elektrisch leitfähigen Schicht, die die dielektrische Schicht in der Vielzahl von Testbereichen kontaktieren (14).

公开(公告)号：DE102019110402A1

公开(公告)日：2019-11-28

申请号：DE102019110402

申请日：2019-04-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  BREYMESSER ALEXANDER ,  SCHULZE HANS-JOACHIM ,  KUENLE MATTHIAS ,  VOSS STEPHAN ,  MOSER ANDREAS ,  GRIEBL ERICH ,  KNABL MICHAEL ,  RUPP ROLAND ,  SGOURIDIS SOKRATIS

IPC: H01L21/683 ,  H01L21/304

Abstract: Ein Verfahren zum Bearbeiten eines Halbleiterwafers ist vorgeschlagen. Das Verfahren kann ein Reduzieren einer Dicke des Halbleiterwafers umfassen. Eine Trägerstruktur wird auf einer ersten Seite des Halbleiterwafers platziert, z. B. vor oder nach dem Reduzieren der Dicke des Halbleiterwafers. Das Verfahren umfasst ferner ein Bereitstellen einer Stützstruktur auf einer zweiten Seite des Halbleiterwafers gegenüber der ersten Seite, z. B. nach dem Reduzieren der Dicke des Halbleiterwafers. Es werden Verfahren zum Schweißen einer Stützstruktur auf einen Halbleiterwafer vorgeschlagen. Ferner werden Halbleiter-Verbundstrukturen mit auf einen Halbleiterwafer geschweißten Stützstrukturen vorgeschlagen.

公开(公告)号：DE102016124207A1

公开(公告)日：2018-06-14

申请号：DE102016124207

申请日：2016-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHÄFFER CARSTEN ,  MOSER ANDREAS ,  SCHULZE HANS-JOACHIM ,  RUPP ROLAND ,  KÜNLE MATTHIAS ,  DAINESE MATTEO

IPC: H01L21/31 ,  H01L21/331 ,  H01L21/336

Abstract: Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden eines vergrabenen Isolierungsgebiets innerhalb eines Substrats, indem das Substrat unter Verwendung von Ätz- und Abscheidungsprozessen bearbeitet wird. Über dem vergrabenen Isolierungsgebiet wird an einer ersten Seite des Substrats eine Halbleiterschicht gebildet. Vorrichtungsgebiete werden in der Halbleiterschicht geschaffen. Das Substrat wird von einer zweiten Seite des Substrats aus abgedünnt, um das vergrabene Isolierungsgebiet freizulegen. Das vergrabene Isolierungsgebiet wird selektiv entfernt, um eine untere Oberfläche des Substrats freizulegen. Unter der unteren Oberfläche des Substrats wird ein leitfähiges Gebiet ausgebildet.

公开(公告)号：DE102016113829A1

公开(公告)日：2017-09-07

申请号：DE102016113829

申请日：2016-07-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  GRIEBL ERICH ,  MOSER ANDREAS

IPC: H01L23/48 ,  G01R31/26 ,  H01L21/66 ,  H01L23/544 ,  H01L27/06

Abstract: Ein Halbleiterbauelement umfasst eine erste Source-Verdrahtungsteilstruktur, die mit einer Mehrzahl von Source-Dotierungsregion-Abschnitten einer Transistorstruktur verbunden ist. Die erste Source-Verdrahtungsteilstruktur ist Teil eines Verdrahtungsschichtstapels des Halbleiterbauelements, der sich auf einem Halbleitersubstrat des Halbleitersubstrats befindet. Die erste Source-Verdrahtungsteilstruktur umfasst einen ersten Kontaktverdrahtungsabschnitt. Das Halbleiterbauelement umfasst eine zweite Source-Verdrahtungsteilstruktur, die mit einer Mehrzahl von Source-Feldelektroden verbunden ist, die sich in einer Mehrzahl von Source-Feldgräben befinden, die sich in ein Halbleitersubstrat des Halbleiterbauelements erstrecken. Die zweite Source-Verdrahtungsteilstruktur ist Teil des Verdrahtungsschichtstapels. Die zweite Source-Verdrahtungsteilstruktur umfasst einen zweiten Kontaktverdrahtungsabschnitt. Jegliche ohmsche elektrische Verbindung zwischen der ersten Source-Verdrahtungsteilstruktur und der zweiten Source-Verdrahtungsteilstruktur innerhalb des Verdrahtungsschichtstapels weist einen elektrischen Widerstandswert auf, der größer ist als 100 Ω.

公开(公告)号：DE102014111219A1

公开(公告)日：2015-04-02

申请号：DE102014111219

申请日：2014-08-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREYMESSER ALEXANDER ,  GRIEBL ERICH ,  SCHULZE HANS-JOACHIM ,  VOSS STEPHAN ,  HÄBERLEN OLIVER ,  MOSER ANDREAS

IPC: H01L29/06 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Ein Halbleiterbauelement umfasst einen Halbleiterkörper und eine Randabschlussstruktur. Die Randabschlussstruktur umfasst eine erste Oxidschicht, eine zweite Oxidschicht, ein Halbleitermesagebiet zwischen der ersten Oxidschicht und der zweiten Oxidschicht und ein dotiertes Feldgebiet, das einen ersten Abschnitt in dem Halbleitermesagebiet und einen zweiten Abschnitt in einem Gebiet unterhalb des Halbleitermesagebiets aufweist. Der zweite Abschnitt überlappt die ersten und zweiten Oxidschicht im Gebiet unterhalb des Halbleitermesagebiets.

公开(公告)号：DE102017127010B4

公开(公告)日：2021-12-09

申请号：DE102017127010

申请日：2017-11-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MOSER ANDREAS ,  KUENLE MATTHIAS ,  DAINESE MATTEO ,  SCHULZE HANS-JOACHIM

IPC: H01L21/786

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Bereitstellen eines monokristallinen Halbleitersubstrats (10) mit einer ersten Seite (11);Bilden mehrerer Aussparungsstrukturen (12a) in dem Halbleitersubstrat (10) auf der ersten Seite (11);Füllen der Aussparungsstrukturen (12a) mit einem dielektrischen Material zum Bilden von dielektrischen Inseln (12) in den Aussparungsstrukturen (12a);Bilden einer Halbleiterschicht (13) auf der ersten Seite (11) des Halbleitersubstrats (10) zum Bedecken der dielektrischen Inseln (12);Aussetzen der Halbleiterschicht (13) einer Wärmebehandlung und Rekristallisieren der Halbleiterschicht (13) zum Bilden einer rekristallisierten Halbleiterschicht (13), wobei sich die Kristallstruktur der rekristallisierten Halbleiterschicht (13) an die Kristallstruktur des Halbleitersubstrats (10) anpasst, wobei das Halbleitersubstrat (10) und die Halbleiterschicht (13) zusammen einen Verbundwafer (14) bilden, wobei die dielektrischen Inseln (12) zumindest teilweise in dem Halbleitermaterial des Verbundwafers (14) vergraben sind; undDünnen des Halbleitersubstrats (10) des Verbundwafers (14) auf einer der ersten Seite (11) gegenüberliegenden zweiten Seite, wobei das Dünnen an den dielektrischen Inseln (12) angehalten wird.