公开(公告)号：DE10214160A1

公开(公告)日：2003-10-23

申请号：DE10214160

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  KRUMREY JOACHIM ,  RIEGER WALTER

IPC: H01L27/07 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: The arrangement has a gate electrode (40) arranged in a trench extending in vertical direction of semiconductor surface (100). The gate electrode is insulated from the semiconductor surface and a source electrode (60). A Schottky diode connected in parallel with a drain-source path of the MOS transistor, is formed by the Schottky contact between source electrode and drift zone (12) of semiconductor surface.

公开(公告)号：DE10234996A1

公开(公告)日：2003-10-16

申请号：DE10234996

申请日：2002-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF ,  HIRLER FRANZ ,  KRUMREY JOACHIM ,  RIEGER WALTER ,  POELZL MARTIN ,  HOFER HEIMO

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: Production of a transistor arrangement comprises: (a) inserting a trench (6) in a process layer (2) of a semiconductor substrate (7; (b) providing a field electrode (63) and a gate electrode (62) separately from each other and electrically insulated by the process layer; and (c) forming a drift zone (21), a channel zone (22) and a source zone (23) in the process zone. Either the source zone or the channel zone is produced after the trench is formed in the semiconductor substrate. An Independent claim is also included for a trench transistor cell formed in a semiconductor substrate. Preferably after inserting the trench in the process layer, the trench is lined with a first dielectric layer and the field electrode is arranged on sections of the trench lined with the dielectric layer. After producing the field electrode, a gate dielectric layer is formed on sections of the trench wall and a second dielectric layer on the field electrode.

公开(公告)号：DE10214160B4

公开(公告)日：2014-10-09

申请号：DE10214160

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  KRUMREY JOACHIM ,  RIEGER WALTER DR

IPC: H01L29/78 ,  H01L27/04 ,  H01L27/07 ,  H01L29/417 ,  H01L29/423

Abstract: Halbleiteranordnung, mit: – einem Halbleiterkörper (100) mit einer ersten Anschlusszone (10, 12; 10A, 12) eines ersten Leitungstyps, einer zweiten Anschlusszone (30) des ersten Leitungstyps und einer zwischen der ersten und zweiten Anschlusszone (10, 12, 30; 10A, 12, 30) ausgebildeten Body-Zone (20) eines zweiten Leitungstyps, der zum ersten Leitungstyp entgegengesetzt ist, wobei die erste Anschlusszone (10, 12; 10A, 12), die Body-Zone (20) und die zweite Anschlusszone (30) wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, – einer Steuerelektrode (40), die isoliert gegenüber dem Halbleiterkörper (100) in einem Graben (17) ausgebildet ist, der sich in vertikaler Richtung des Halbleiterkörpers (100) von der zweiten Anschlusszone (30) durch die Body-Zone (20) bis in die erste Anschlusszone (10, 12; 10A, 12) erstreckt, – einer die zweite Anschlusszone (30) kontaktierenden ersten Anschlusselektrode (60), die gegenüber der Steuerelektrode (40) isoliert ist, und – einem Schottky-Kontakt (14), der zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) benachbart zu der Body-Zone (20) gebildet ist, wobei: – im Übergangsbereich zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt einander abwechseln, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden weiteren, unterhalb der Body-Zone (20) endenden Graben (62) ausgebildet ist, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt angrenzend an den weiteren Graben (62) gebildet sind, und der Schottky-Kontakt an einem Boden des weiteren Grabens (62) gebildet ist, und dass die zweite Anschlusszone (30) an in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden Seitenwänden des weiteren Grabens (62) freiliegt und dort und nicht an einer Vorderseite (101) des Halbleiterkörpers (100) durch die erste Anschlusselektrode (60) kontaktiert ist, wobei die erste Anschlusselektrode (60) durch eine starke Implantationsdotierung der Seitenwand der Body-Zone (20) mit dem zweiten Leitfähigkeitstyp die Body-Zone (20) mit der zweiten Anschlusszone (30) kurzschließt.

公开(公告)号：DE102004057235B4

公开(公告)日：2007-12-27

申请号：DE102004057235

申请日：2004-11-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  WERNER WOLFGANG ,  KRUMREY JOACHIM

IPC: H01L29/78 ,  H01L21/336

Abstract: The transistor has transistor cells with source regions (6), body regions (7), gate electrode (9) and contact holes. The contact holes are designed for contacting the source and body regions, where borders of the holes adjoin at a drift region. Body contact regions are arranged between the body regions and the contact holes. The dimensions and designs of the body regions or body contact regions are selected. An independent claim is also included for a method for manufacturing body regions and accordingly body contact regions in a vertical trench transistor.

公开(公告)号：DE10212149A1

公开(公告)日：2003-10-16

申请号：DE10212149

申请日：2002-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF ,  HIRLER FRANZ ,  KRUMREY JOACHIM ,  RIEGER WALTER ,  POELZL MARTIN

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/417 ,  H01L29/78 ,  H01L27/105

Abstract: The switching behavior of a transistor configuration is improved by providing a shielding electrode in an edge region. The shielding electrode surrounds at least sections of an active cell array. The capacitance between an edge gate structure and a drain zone and hence the gate-drain capacitance CGD of the transistor configuration is reduced by the shielding electrode located in the edge region.

公开(公告)号：DE10341592A1

公开(公告)日：2005-04-07

申请号：DE10341592

申请日：2003-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  TIHANYI JENOE ,  HENNINGER RALF ,  KRUMREY JOACHIM ,  POELZL MARTIN ,  RIEGER WALTER

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: A gate electrode (62) which is arranged between the semiconductor cell height (72) and semiconductor cell surface, has a lower edge with obliquely angled profile. The gate electrode and field electrode (63) are insulated by the insulating layers (32,33,322).

公开(公告)号：DE10262121B4

公开(公告)日：2012-03-22

申请号：DE10262121

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF DR ,  HIRLER FRANZ DR ,  KRUMREY JOACHIM ,  ZUNDEL MARKUS DR ,  RIEGER WALTER DR ,  POELZL MARTIN

IPC: H01L29/78

Abstract: Halbleiterbauelement mit einem in einem Halbleiterkörper (100) ausgebildeten mehrere gleichartig aufgebaute Transistorzellen (Z1, Z2, Z3, Z4) aufweisenden Zellenfeld wobei jede der Transistorzellen aufweist: – eine erste Anschlusszone eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, die eine stark dotierte Zone (11) und eine schwächer dotierte Zone (12) aufweist – eine zweite Anschlusszone (30) eines ersten Leitungstyps im Bereich einer Vorderseite des Halbleiterkörpers, – eine Kanalzone (20) eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone und der zweiten Anschlusszone (30) angeordnet ist, – eine Steuerelektrode (42), die in einem Graben (40), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (44) gegenüber dem Halbleiterkörper (100) isoliert ist, wobei die Gräben der einzelnen Zellen (Z1, Z2, Z3) in horizontaler Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, wobei der Abstand (d3) wenigstens zweier Gräben in dem Zellenfeld...

公开(公告)号：DE102005034485A1

公开(公告)日：2007-02-01

申请号：DE102005034485

申请日：2005-07-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRUMREY JOACHIM ,  NOEBAUER GERHARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L23/48 ,  H01L21/60 ,  H01L29/739 ,  H01L29/861

Abstract: A connection element is arranged on a connection area of a semiconductor component. The connection element includes at least one bonding wire portion fixed on the connection area. The connection area is covered by an electrically conductive material, the fixed bonding wire portion being surrounded or embedded by the electrically conductive material.

公开(公告)号：DE10212144B4

公开(公告)日：2005-10-06

申请号：DE10212144

申请日：2002-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRUMREY JOACHIM ,  HIRLER FRANZ ,  HENNINGER RALF ,  POELZL MARTIN ,  RIEGER WALTER

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: The transistor structure has an array of IGBTs (Insulated Gate Bipolar Transistors) side-by-side accommodated in trenches (9). The trenches are connected at one end to a cross-trench (91). There is a gate structure (201), first and second portions (212,202), a source zone and a drain zone. There are metalized areas (20,21) with through contacts (31,32), touching the gate and source structures respectively.

公开(公告)号：DE10212144A1

公开(公告)日：2003-10-30

申请号：DE10212144

申请日：2002-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRUMREY JOACHIM ,  HIRLER FRANZ ,  HENNINGER RALF ,  POELZL MARTIN ,  RIEGER WALTER

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: The transistor structure has an array of IGBTs (Insulated Gate Bipolar Transistors) side-by-side accommodated in trenches (9). The trenches are connected at one end to a cross-trench (91). There is a gate structure (201), first and second portions (212,202), a source zone and a drain zone. There are metalized areas (20,21) with through contacts (31,32), touching the gate and source structures respectively.