公开(公告)号：DE102018128748A1

公开(公告)日：2020-05-20

申请号：DE102018128748

申请日：2018-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  MISCHITZ MARTIN ,  THION FABIEN ,  OTTO FREDERIK ,  CRAES FABIAN ,  EICHINGER BARBARA

IPC: H01L21/301 ,  H01L21/58 ,  H01L21/60 ,  H01L23/48

Abstract: Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Pastenschicht umfasst, umfassend das Anbringen eines Substrats an einem Träger, wobei das Substrat eine Vielzahl von Halbleiterdies umfasst, das Aufbringen einer Schicht aus einer Paste auf das Substrat, das Strukturieren der Schicht über den Schneidbereichen des Substrats und das Schneiden des Substrats entlang der Schneidbereiche.

公开(公告)号：DE102018112979A1

公开(公告)日：2018-12-27

申请号：DE102018112979

申请日：2018-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MURI INGO ,  BAUMGARTL JOHANNES ,  EICHINGER BARBARA ,  HELLMUND OLIVER ,  LUDWIG JACOB TILLMANN ,  MODER IRIS ,  SAENGER ANETTE ,  SOMMER DORIS

IPC: H01L27/08 ,  H01L21/304 ,  H01L21/76

Abstract: Eine integrierte Schaltungsvorrichtung (101) umfassend einen Chip-Die (110) mit einem ersten Bereich mit einer ersten Dicke, die einen zweiten Bereich mit einer zweiten Dicke umgibt, wobei die erste Dicke größer als die zweite Dicke ist, wobei der Chip-Die (110) eine Vorderseite und eine Rückseite aufweist, wenigstens eine passive elektrische Komponente (130), die, wenigstens eines von, im oder über dem Chip-Die (110) im ersten Bereich auf der Vorderseite bereitgestellt ist, und wenigstens eine aktive elektrische Komponente, die, wenigstens eines von, im oder über dem Chip-Die (110) im zweiten Bereich auf der Vorderseite bereitgestellt ist.

公开(公告)号：DE102016122973A1

公开(公告)日：2017-06-01

申请号：DE102016122973

申请日：2016-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  EICHINGER BARBARA ,  HEINRICI MARKUS ,  KRIVEC STEFAN ,  SCHNEEGANS MANFRED

IPC: H01L21/285 ,  H01L21/302 ,  H01L23/482 ,  H01L29/73

Abstract: Ein Verfahren (100) zur Herstellung einer elektronischen Vorrichtung kann aufweisen: Bilden von mindestens einer elektronischen Komponente in einem Substrat (102); Bilden einer Kontaktstelle in elektrischem Kontakt mit der mindestens einen elektronischen Komponente (104); wobei das Bilden der Kontaktstelle aufweist (106): Bilden einer ersten Schicht über dem Substrat; Planarisieren der ersten Schicht, um eine planarisierte Fläche der ersten Schicht zu bilden; und Bilden einer zweiten Schicht über der planarisierten Fläche, wobei die zweite Schicht eine niedrigere Porosität als die erste Schicht aufweist.

公开(公告)号：DE102018127833B4

公开(公告)日：2020-10-01

申请号：DE102018127833

申请日：2018-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLMUND OLIVER ,  MODER IRIS ,  EICHINGER BARBARA ,  LUDWIG JACOB TILLMANN ,  MURI INGO ,  SCHULZE HANS-JOACHIM

IPC: H01L21/822 ,  H01L21/20 ,  H01L21/22 ,  H01L21/302 ,  H01L21/306 ,  H01L21/324 ,  H01L21/328 ,  H01L21/336 ,  H01L27/08 ,  H01L29/68

Abstract: Verfahren, das aufweist:Erzeugen mehrerer Gräben (20) in einer ersten Oberfläche (11) eines Halbleiterwafers (10);Einbringen von Dotierstoffatomen zumindest in Seitenwände (21, 22) und einen Boden (23) eines jeden der mehreren Gräben (20);Erzeugen einer Halbleiterschicht (30), die die mehreren Gräben (20) vollständig füllt;Diffundieren der Dotierstoffatome in einem thermischen Prozess, um ein dotiertes Gebiet (40) zumindest in dem Halbleiterwafer (10) zu erzeugen,Entfernen von Material des Halbleiterwafers (10) an einer der ersten Oberfläche (11) entgegengesetzten zweiten Oberfläche (12);Befestigen eines Trägers an der Halbleiterschicht (30) vor dem Entfernen von Material von dem Halbleiterwafer (10) an der zweiten Oberfläche (12); undErzeugen zumindest einer epitaktischen Schicht (60) auf der zweiten Oberfläche (12) des Wafers (10) nach dem Entfernen von Material von dem Halbleiterwafer (10) an der zweiten Oberfläche (12).

公开(公告)号：DE102018128748A8

公开(公告)日：2020-07-16

申请号：DE102018128748

申请日：2018-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  MISCHITZ MARTIN ,  THION FABIEN ,  OTTO FREDERIK ,  CRAES FABIAN ,  EICHINGER BARBARA

IPC: H01L21/58 ,  H01L21/301 ,  H01L21/60 ,  H01L23/48

公开(公告)号：DE102018010396B3

公开(公告)日：2022-06-09

申请号：DE102018010396

申请日：2018-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLMUND OLIVER ,  MODER IRIS ,  EICHINGER BARBARA ,  LUDWIG JACOB TILLMANN ,  MURI INGO ,  SCHULZE HANS-JOACHIM

IPC: H01L21/822 ,  H01L21/20 ,  H01L21/22 ,  H01L21/302 ,  H01L21/306 ,  H01L21/324 ,  H01L21/328 ,  H01L21/336 ,  H01L27/08 ,  H01L29/68

Abstract: Verfahren, das aufweist:Erzeugen mehrerer Gräben (20) in einer ersten Oberfläche (11) eines Halbleiterwafers (10);Einbringen von Dotierstoffatomen zumindest in Seitenwände (21, 22) und einen Boden (23) eines jeden der mehreren Gräben (20);Erzeugen einer Halbleiterschicht (30), die die mehreren Gräben (20) vollständig füllt; undDiffundieren der Dotierstoffatome in einem thermischen Prozess, um ein dotiertes Gebiet (40) derart zu erzeugen, dass sich das dotierte Gebiet (40) in einer lateralen Richtung des Halbleiterwafers (10) über solche Abschnitte der Halbleiterschicht (30), die die Gräben (20) füllen, und über Mesagebiete (13), die in dem Halbleiterwafer (10) jeweils zwischen den Gräben (20) vorhanden sind, erstreckt.

公开(公告)号：DE102019132230A1

公开(公告)日：2021-06-02

申请号：DE102019132230

申请日：2019-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLMUND OLIVER ,  MURI INGO ,  MEYER THORSTEN ,  EICHINGER BARBARA

IPC: H01L23/488 ,  H01L21/56 ,  H01L21/60

Abstract: Eine Halbleitervorrichtung beinhaltet ein Halbleiterdie, einen elektrischen Kontakt, der auf einer Oberfläche des Halbleiterdie angeordnet ist, und eine Metallschicht, die auf dem elektrischen Kontakt angeordnet ist, wobei die Metallschicht einen vereinzelten Teil von mindestens einem von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte beinhaltet. In einer Richtung senkrecht zur Oberfläche des Halbleiterdie betrachtet, sind eine Grundfläche des elektrischen Kontakts und eine Grundfläche der Metallschicht im Wesentlichen deckungsgleich.

公开(公告)号：DE102019126505A1

公开(公告)日：2021-04-01

申请号：DE102019126505

申请日：2019-10-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROSHANGHIAS ALI ,  BINDER ALFRED ,  EICHINGER BARBARA ,  KARNER STEFAN ,  MISCHITZ MARTIN ,  PELZER RAINER

IPC: H01L23/482 ,  H01L21/60 ,  H01L23/488 ,  H01L25/07

Abstract: Eine Mehrchipvorrichtung wird geschaffen. Die Mehrchipvorrichtung umfasst einen ersten Chip, einen zweiten Chip, der auf dem ersten Chip montiert ist, und ein gehärtetes gedrucktes oder gesprühtes elektrisch leitfähiges Material, das eine gesinterte elektrisch leitfähige Grenzfläche zwischen dem ersten Chip und dem zweiten Chip bildet.

公开(公告)号：DE102019009176A1

公开(公告)日：2021-04-01

申请号：DE102019009176

申请日：2019-10-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROSHANGHIAS ALI ,  BINDER ALFRED ,  EICHINGER BARBARA ,  KARNER STEFAN ,  MISCHITZ MARTIN ,  PELZER RAINER

IPC: H01L21/60 ,  H01L23/482 ,  H01L23/488 ,  H01L25/07

Abstract: Ein Verfahren zum Bilden einer Metallzwischenverbindung wird bereitgestellt. Das Verfahren umfasst ein Bilden einer ersten Metallschicht auf einem ersten Substrat, wobei die erste Metallschicht Kupfer und/oder Silber enthält oder daraus besteht, ein Bilden einer zweiten Metallschicht auf einem zweiten Substrat, wobei die zweite Metallschicht Kupfer und/oder Silber enthält oder daraus besteht, und ein Bilden einer gesinterten elektrisch leitfähigen Grenzfläche zwischen dem ersten Substrat und dem zweiten Substrat durch Pressen des ersten Substrats auf das zweite Substrat unter Beaufschlagung von Wärme und Ultraschallenergie.

公开(公告)号：DE102018127833A1

公开(公告)日：2020-05-07

申请号：DE102018127833

申请日：2018-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLMUND OLIVER ,  MODER IRIS ,  EICHINGER BARBARA ,  LUDWIG JACOB TILLMANN ,  MURI INGO ,  SCHULZE HANS-JOACHIM

IPC: H01L21/822 ,  H01L21/20 ,  H01L21/22 ,  H01L21/302 ,  H01L21/306 ,  H01L21/324 ,  H01L21/328 ,  H01L21/336 ,  H01L27/08 ,  H01L29/68

Abstract: Es wird ein Verfahren offenbart. Das Verfahren beinhaltet das Erzeugen mehrerer Gräben (20) in einer ersten Oberfläche (11) eines Halbleiterwafers (10);das Einbringen von Dotierstoffatomen zumindest in Seitenwände (21, 22) und einen Boden (23) eines jeden der mehreren Gräben (20); das Erzeugen einer Halbleiterschicht (30), die die mehreren Gräben (20) vollständig füllt; und das Diffundieren der Dotierstoffatome in einem thermischen Prozess, um ein dotiertes Gebiet (40) zumindest in dem Halbleiterwafer (10) zu erzeugen.