公开(公告)号：DE10014659C2

公开(公告)日：2002-08-01

申请号：DE10014659

申请日：2000-03-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VIETZKE DIRK ,  STECHER MATTHIAS ,  SCHULZE HANS-JOACHIM ,  PERI HERMANN ,  NELLE PETER ,  PLOSS REINHARD ,  KANERT WERNER

IPC: H01L21/762 ,  H01L27/088 ,  H01L29/32 ,  H01L29/78 ,  H01L27/08 ,  H01L23/58 ,  H01L29/06

公开(公告)号：DE102014114897A1

公开(公告)日：2015-04-30

申请号：DE102014114897

申请日：2014-10-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRANDL PETER ,  PERI HERMANN

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Das Produzieren eines vertikalen Halbleiterbauelements beinhaltet Folgendes: Bereitstellen eines Halbleiterwafers (40), der eine erste Halbleiterschicht (1) von einem ersten Leitfähigkeitstyp, eine zweite Halbleiterschicht (2) von einem zweiten Leitfähigkeitstyp, die einen ersten pn-Übergang (14) zur ersten Halbleiterschicht ausbildet, und eine dritte Halbleiterschicht vom ersten Leitfähigkeitstyp, die einen zweiten pn-Übergang (15) zur zweiten Halbleiterschicht ausbildet und sich zu einer Hauptoberfläche (103) des Wafers (40) erstreckt, beinhaltet; Ausbilden einer Hartmaske (31) auf der Hauptoberfläche (103), die durch erste Öffnungen (38) voneinander beabstandete Abschnitte der Hartmaske (31) beinhaltet; Nutzen der Hartmaske (31), um tiefe Gräben (50, 50a) von der Hauptoberfläche (103) in die erste Schicht zu ätzen, sodass zwischen benachbarten Gräben Mesagebiete ausgebildet werden, die an der Hauptoberfläche (103) von jeweiligen Hartmaskenabschnitten (31) bedeckt werden; Auffüllen der Gräben und der ersten Öffnungen (38) der Hartmaske (31); und Ätzen der Hartmaske (31), um zweite Öffnungen in der Hartmaske (31) an der Hauptoberfläche (103) der Mesas (20) auszubilden.

公开(公告)号：DE10343084B4

公开(公告)日：2006-07-06

申请号：DE10343084

申请日：2003-09-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  ZELSACHER RUDOLF ,  PERI HERMANN ,  KOTZ DIETMAR ,  KNAPP ACHIM

IPC: H01L21/78 ,  H01L21/76

公开(公告)号：DE19953333B4

公开(公告)日：2004-07-15

申请号：DE19953333

申请日：1999-11-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NELLE PETER ,  SCHAEFER HERBERT ,  VIETZKE DIRK ,  STECHER MATTHIAS ,  BAUMGARTL JOHANNES ,  PERI HERMANN

IPC: H01L21/74 ,  H01L21/761 ,  H01L29/06

公开(公告)号：DE10246389B4

公开(公告)日：2007-04-26

申请号：DE10246389

申请日：2002-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  PERI HERMANN

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78

公开(公告)号：DE19953333A1

公开(公告)日：2001-05-31

申请号：DE19953333

申请日：1999-11-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NELLE PETER ,  SCHAEFER HERBERT ,  VIETZKE DIRK ,  STECHER MATTHIAS ,  BAUMGARTL JOHANNES ,  PERI HERMANN

IPC: H01L21/74 ,  H01L21/761 ,  H01L29/06 ,  H01L21/76

Abstract: Arrangement for realizing a trenched layer (2, 2') with a dopant comprises a counter compensation material inserted into the trenched layer, the material compensating for lattice mismatches. Preferred Features: The dopant is boron or phosphorus and germanium is the counter compensation material, or the dopant is arsenic or antimony and carbon is the counter compensation material.

公开(公告)号：DE10355588A1

公开(公告)日：2005-06-30

申请号：DE10355588

申请日：2003-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  ZELSACHER RUDOLF ,  PERI HERMANN ,  KOTZ DIETMAR

IPC: H01L29/10 ,  H01L29/40 ,  H01L29/423 ,  H01L29/76 ,  H01L29/78

公开(公告)号：DE10246389A1

公开(公告)日：2004-04-22

申请号：DE10246389

申请日：2002-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  PERI HERMANN

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: Production of a trench semiconductor component comprises coating parts of the trench walls with an insulating layer (3) after forming a trench in a semiconductor body (1), partially filling the trench with a first material (4) in the semiconductor body, and inserting a doped zone (6') in a region close to the trench by ion implantation (7). The trench is completely filled with a further material (10) before ion implantation is carried out.

公开(公告)号：DE10014659A1

公开(公告)日：2001-10-11

申请号：DE10014659

申请日：2000-03-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VIETZKE DIRK ,  STECHER MATTHIAS ,  SCHULZE HANS-JOACHIM ,  PERI HERMANN ,  NELLE PETER ,  PLOSS REINHARD ,  KANERT WERNER

IPC: H01L21/762 ,  H01L27/088 ,  H01L29/32 ,  H01L29/78 ,  H01L27/08 ,  H01L29/04 ,  H01L29/06

Abstract: The semiconducting circuit arrangement has a substrate (10) of a first conductor type (p) and a component region (20) on the front side of the substrate with a number of insulated troughs (25,26,28) of a second conductor type (n). At least one power component in the component region has a load connection (25) of the second conductor type for connecting a load. The substrate has a recombination zone (RZ) for the recombination of minority carriers injected into the substrate from the load connection.

公开(公告)号：DE10355588B4

公开(公告)日：2006-06-14

申请号：DE10355588

申请日：2003-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  ZELSACHER RUDOLF ,  PERI HERMANN ,  KOTZ DIETMAR

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/40 ,  H01L29/423 ,  H01L29/76