公开(公告)号：DE102011101035B4

公开(公告)日：2014-07-10

申请号：DE102011101035

申请日：2011-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  SCHUDERER BERTHOLD ,  WILLKOFER STEFAN

IPC: H01L21/283 ,  H01L21/308 ,  H01L21/762

Abstract: Ein Verfahren zur Herstellung eines Anschlussgebiets an einer Seitenwand (70) eines Halbleiterkörpers (10), aufweisend folgende Merkmale: – Bereitstellen eines Halbleiterkörpers (10), – Erzeugen von mindestens einem ersten Graben (12) an einer ersten Oberfläche (11) des Halbleiterkörpers (10) in den Halbleiterkörper (10) hinein, wobei der erste Graben (12) derart zweiteilig erzeugt wird, dass ein erster Grabenteil (12a) schmaler als ein zweiter Grabenteil (12b) ist und der erste Grabenteil (12a) tiefer in den Halbleiterkörper (10) hinein erzeugt wird als der zweite Grabenteil (12b). – Ausbilden einer Isolationsschicht (15) an den Seitenwänden (13a, 13b) und am Boden (14) des ersten Grabens (12), wobei der erste Graben (12) nur teilweise verfüllt wird, – Verfüllen des unverfüllten Teils des ersten Grabens (12) mit einem elektrisch leitfähigen Material (16), – Erzeugen eines Trenngrabens (17) entlang des ersten Grabens (12) derart, dass eine Seitenwand des Trenngrabens (17) an den ersten Graben (12) unmittelbar angrenzt; – Zumindest teilweises Entfernen des an den Trenngraben (17) angrenzenden Teils der Isolationsschicht (15), so dass zumindest ein Teil des elektrisch leitfähigen Materials (16) in dem ersten Graben (12) frei liegt.

公开(公告)号：DE102015108412A1

公开(公告)日：2015-12-03

申请号：DE102015108412

申请日：2015-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KIEP ANDREAS ,  STRASSER ANDREAS ,  WILLKOFER STEFAN

IPC: H01L29/86 ,  G01K7/01 ,  G01K7/16 ,  H01L23/62 ,  H01L27/06

Abstract: Ein integrierter Temperatursensor umfasst eine Sperrschicht, die mindestens zwei leitende Elemente verbindet, wobei die Sperrschicht einen positiven Temperaturkoeffizienten aufweist.

公开(公告)号：DE102014101475A1

公开(公告)日：2014-08-07

申请号：DE102014101475

申请日：2014-02-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GISSIBL ANJA ,  HESS EVA-MARIA ,  KUNSTMANN THOMAS ,  MÜLLER MATTHIAS ,  STRASSER JOHANN ,  WILLKOFER STEFAN

IPC: H01L21/285 ,  H01L21/306

Abstract: Es werden Vorrichtungen und Verfahren bereitgestellt, bei denen poröses Metall auf einem Substrat abgeschieden wird, eine Maske auf dem porösen Metall bereitgestellt wird und dann ein Ätzvorgang ausgeführt wird.

公开(公告)号：DE102015109528A1

公开(公告)日：2015-12-17

申请号：DE102015109528

申请日：2015-06-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KIEP ANDREAS ,  WILLKOFER STEFAN ,  SCHULZE HANS-JOACHIM

IPC: H01L29/423 ,  H01L25/07

Abstract: Ein diskreter Halbleitertransistor (100) umfasst einen Gatewiderstand (105), der elektrisch zwischen einem Gateelektrodenanschluss (111) und einer Gateelektrode (110) des diskreten Halbleitertransistors (100) gekoppelt ist. Ein Widerstandswert R des Gatewiderstandes (105) bei einer Temperatur von –40°C ist größer als bei der Temperatur von 150°C.

公开(公告)号：DE102012100027A1

公开(公告)日：2012-07-19

申请号：DE102012100027

申请日：2012-01-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAMMER MARKUS ,  KNOTT BERNHARD ,  STRASSER ANDREAS ,  WAHL UWE ,  WILLKOFER STEFAN

IPC: H01L25/065

Abstract: Es werden ein Halbleiterbauelement, ein Verfahren zur Herstellung eines Halbleiterbauelements und ein Verfahren zur Übertragung eines Signals offenbart. Gemäß einer Ausführungsform der vorliegenden Erfindung weist das Halbleiterbauelement einen ersten Halbleiterchip (100), der eine erste Spule (130) aufweist, einen zweiten Halbleiterchip (200), der eine zweite Spule (240), die induktiv mit der ersten Spule (130) gekoppelt ist, aufweist, und eine isolierende Zwischenschicht (270) zwischen dem ersten Halbleiterchip (100) und dem zweiten Halbleiterchip (200) auf.

公开(公告)号：DE102015109528B4

公开(公告)日：2022-11-10

申请号：DE102015109528

申请日：2015-06-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KIEP ANDREAS ,  WILLKOFER STEFAN ,  SCHULZE HANS-JOACHIM

IPC: H01L29/423 ,  H01L25/07

Abstract: Diskreter Halbleitertransistor, umfassend:einen Gatewiderstand (105), der elektrisch zwischen einem Gateanschluss (110) und einem Gateelektrodenanschluss (111) des diskreten Halbleitertransistors (100) gekoppelt ist, wobei:ein Widerstandswert R des Gatewiderstandes (105) bei einer Temperatur von -40°C größer ist als bei der Temperatur von 150°C, und der Gatewiderstand (105) eine Parallelverbindung von einer Vielzahl von Gate-Unterwiderständen (1055, 1056, 1057) ist, wobei jeder Gate-Unterwiderstand elektrisch mit einer verschiedenen Gruppe von Transistorzellen des diskreten Halbleitertransistors (100) gekoppelt ist, und ein Widerstandswert von wenigstens zwei der Gate-Unterwiderstände verschieden ist, um einer ungleichmäßigen Temperaturverteilung über einem Chipgebiet während eines Transistorbetriebs entgegenzuwirken.

公开(公告)号：DE102017118292A1

公开(公告)日：2018-03-01

申请号：DE102017118292

申请日：2017-08-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JOSHI RAVI KESHAV ,  WANG KAE HORNG ,  WILLKOFER STEFAN

IPC: H01L21/3065 ,  H01L21/28 ,  H01L21/324 ,  H01L21/67 ,  H01L23/48 ,  H01L29/76

Abstract: Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden einer Sperrschicht über einer Oberfläche eines Halbleitersubstrats. Eine behandelte Sperrschicht wird gebildet, indem eine freigelegte Oberfläche der Sperrschicht einem Oberflächenbehandlungsprozess unterzogen wird. Der Oberflächenbehandlungsprozess schließt ein Behandeln der Oberfläche mit einem reaktiven Material ein. Über der behandelten Sperrschicht wird eine Materialschicht ausgebildet. Die Materialschicht weist ein Metall auf.

公开(公告)号：DE102015108410A1

公开(公告)日：2015-12-03

申请号：DE102015108410

申请日：2015-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KIEP ANDREAS ,  WILLKOFER STEFAN

IPC: H01L23/62 ,  H01L27/06 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Beispiel betrifft eine Schaltung, die ein elektronisches Schaltelement und ein Temperaturkompensationselement, das in der Nähe des elektronischen Schaltelements angeordnet ist, umfasst.

公开(公告)号：DE102011010248B3

公开(公告)日：2012-07-12

申请号：DE102011010248

申请日：2011-02-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  FRANK MANFRED ,  BERGER RUDOLF DR ,  HOECKELE UWE ,  KNOTT BERNHARD ,  KRUMBEIN ULRICH ,  LEHNERT WOLFGANG ,  SCHUDERER BERTHOLD ,  WAGNER JUERGEN DR ,  WILLKOFER STEFAN

IPC: H01L21/78 ,  H01L21/283 ,  H01L23/48

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbausteins mit einer Seitenwandisolation weist folgende Merkmale auf: – Bereitstellen eines Halbleiterkörpers (10) mit einer ersten Seite (11) und einer der ersten Seite (11) gegenüberliegenden zweiten Seite (12), – Erzeugen von mindestens zwei mit Isolationsmaterial (13) zumindest teilweise gefüllten ersten Gräben (14) ausgehend von der ersten Seite (11) in Richtung zur zweiten Seite (12) in den Halbleiterkörper (10) hinein, wobei die mindestens zwei ersten Gräben (14) zwischen einem ersten Halbleiterkörperbereich (10a) für einen ersten Halbleiterbaustein (20) und einem zweiten Halbleiterkörperbereich (10b) für einen zweiten Halbleiterbaustein (30) erzeugt werden, – Erzeugen eines Trenngrabens (15) ausgehend von der ersten Seite (11) des Halbleiterkörpers (10) in Richtung zur zweiten Seite (12) des Halbleiterkörpers (10) zwischen zwei dieser ersten Gräben und zwischen dem ersten und zweiten Halbleiterkörperbereich (10a, 10, 17) des Trenngrabens (15) mindestens ein Teil des Isolationsmaterials zumindest einer der ersten Gräben (14) angrenzt, – Zumindest teilweises Entfernen der zweiten Seite (12) des Halbleiterkörpers (10) bis zum Trenngraben (15).

公开(公告)号：DE102014008894B4

公开(公告)日：2019-05-02

申请号：DE102014008894

申请日：2014-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WILLKOFER STEFAN ,  KIEP ANDREAS

IPC: H01L23/62 ,  H01L27/06 ,  H01L29/739 ,  H03K17/567

Abstract: Vorrichtung, umfassend- einen High-Side-Halbleiter (Q1),- einen Low-Side-Halbleiter (Q2),- ein erstes Erfassungselement (TS1), das angrenzend an dem High-Side-Halbleiter (Q1) angeordnet ist, wobei das erste Erfassungselement (TS1) von dem High-Side-Halbleiter (Q1) isoliert ist;- ein zweites Erfassungselement (TS2), das angrenzend an dem Low-Side-Halbleiter (Q2) angeordnet ist,- wobei das erste Erfassungselement (TS1) mit einer Verarbeitungseinheit (101) direkt verbunden ist,- wobei das zweite Erfassungselement (TS2) von dem Low-Side-Halbleiter (Q2) isoliert ist und- wobei das zweite Erfassungselement (TS2) mit der Verarbeitungseinheit (101) direkt verbunden ist,- wobei das erste Erfassungselement (TS1) und das zweite Erfassungselement (TS2) über mindestens eine laterale Isolation (202) und über mindestens eine vertikale Isolation (203) von dem High-Side-Halbleiter (Q1) und von dem Low-Side-Halbleiter (Q2) isoliert sind,- wobei die vertikale Isolation (203) eine Isolation im Bereich von 1,5 µm bis 2 µm umfasst.