-
公开(公告)号：ES2926704T3
公开(公告)日：2022-10-27
申请号：ES18164092
申请日：2018-03-26
Applicant: INTEL CORP
Inventor： OULD-AHMED-VALL ELMOUSTAPHA , BAGHSORKHI SARA S , YAO ANBANG , NEALIS KEVIN , CHEN XIAOMING , KOKER ALTUG , APPU ABHISHEK R , WEAST JOHN C , MACPHERSON MIKE B , KIM DUKHWAN , HURD LINDA L , ASHBAUGH BEN J , LAKSHMANAN BARATH , MA LIWEI , RAY JOYDEEP , TANG PING T , STRICKLAND MICHAEL S
Abstract: Una realización proporciona una unidad de procesamiento de gráficos de propósito general que comprende una unidad de punto flotante de precisión dinámica que incluye una unidad de control que tiene lógica de hardware de seguimiento de precisión para rastrear un número disponible de bits de precisión para datos computados en relación con una precisión objetivo, en donde la precisión dinámica la unidad de punto flotante incluye lógica computacional para generar datos con múltiples precisiones. (Traducción automática con Google Translate, sin valor legal)
-
公开(公告)号：ES2982454T3
公开(公告)日：2024-10-16
申请号：ES20155873
申请日：2018-03-23
Applicant: INTEL CORP
-
Patent Agency Ranking
公开(公告)号：PL3396547T3
公开(公告)日：2022-11-14
申请号：PL18164092
申请日：2018-03-26
Applicant: INTEL CORP
-
4.发明专利
公开(公告)号：ES2913992T3
公开(公告)日：2022-06-07
申请号：ES18162635
申请日：2018-03-19
Applicant: INTEL CORP
Inventor： NURVITADHI ERIKO , VEMBU BALAJI , GALOPPO VON BORRIES NICOLAS C , BARIK RAJKISHORE , LIN TSUNG-HAN , SINHA KAMAL , SATISH NADATHUR RAJAGOPALAN , BOTTLESON JEREMY , AKHBARI FARSHAD , KOKER ALTUG , SRINIVASA NARAYAN , KIM DUKHWAN , BAGHSORKHI SARA S , GOTTSCHLICH JUSTIN E , CHEN FENG , OULD-AHMED-VALL ELMOUSTAPHA , NEALIS KEVIN , CHEN XIAOMING , YAO ANBANG
Abstract: Un aparato de cálculo (1400) para realizar operaciones de aprendizaje automático, comprendiendo el aparato de cálculo: una unidad de decodificación (1421) para decodificar una instrucción sencilla en una instrucción decodificada, la instrucción decodificada para hacer que el aparato de cálculo realice una operación de cálculo de aprendizaje automático compleja, en donde la operación de cálculo de aprendizaje automático compleja es para realizar una convolución para una red neuronal convolucional, en donde la convolución incluye múltiples operaciones matriciales; una unidad de extracción (1421) para extraer la instrucción sencilla; lógica de análisis de parámetro (1512) para determinar un tipo de operaciones de aprendizaje automático para realizar para la instrucción sencilla basándose en parámetros que incluyen dimensiones de filtro convolucional; lógica de aceleración de aprendizaje automático (1516) para determinar un conjunto de operaciones para realizar la instrucción decodificada; un controlador del planificador (1422) para planificar las múltiples operaciones matriciales a uno o más de múltiples tipos de unidades de cálculo, en donde los múltiples tipos de unidades de cálculo incluyen una unidad de cálculo de gráficos de fin general y una unidad de cálculo de datos cercanos; y un microcontrolador (1510) para ejecutar instrucciones de firmware, las instrucciones de firmware para posibilitar la lógica de análisis de parámetro y la lógica de aceleración de aprendizaje automático.
-
公开(公告)号：PL3396533T3
公开(公告)日：2022-06-06
申请号：PL18162635
申请日：2018-03-19
Applicant: INTEL CORP
Inventor： NURVITADHI ERIKO , VEMBU BALAJI , GALOPPO VON BORRIES NICOLAS C , BARIK RAJKISHORE , LIN TSUNG-HAN , SINHA KAMAL , SATISH NADATHUR RAJAGOPALAN , BOTTLESON JEREMY , AKHBARI FARSHAD , KOKER ALTUG , SRINIVASA NARAYAN , KIM DUKHWAN , BAGHSORKHI SARA S , GOTTSCHLICH JUSTIN E , CHEN FENG , OULD-AHMED-VALL ELMOUSTAPHA , NEALIS KEVIN , CHEN XIAOMING , YAO ANBANG
-
公开(公告)号：ES2865201T3
公开(公告)日：2021-10-15
申请号：ES19182892
申请日：2018-03-26
Applicant: INTEL CORP
Inventor： OULD-AHMED-VALL ELMOUSTAPHA , BAGHSORKHI SARA S , YAO ANBANG , NEALIS KEVIN , CHEN XIAOMING , KOKER ALTUG , APPU ABHISHEK R , WEAST JOHN C , MACPHERSON MIKE B , KIM DUKHWAN , HURD LINDA L , ASHBAUGH BEN J , LAKSHMANAN BARATH , MA LIWEI , RAY JOYDEEP , TANG PING T , STRICKLAND MICHAEL S
Abstract: Un acelerador (446) en un módulo multichip, comprendiendo el acelerador: una pila de memorias que incluye múltiples chips de memoria; y una unidad de procesamiento de gráficos, GPU (410-413), acoplada con la pila de memorias mediante uno o más controladores de memoria, incluyendo la GPU una pluralidad de multiprocesadores (234) con una arquitectura de instrucción única para múltiples hilos, SIMT, los multiprocesadores para ejecutar al menos una única instrucción, la al menos una única instrucción para acelerar un subprograma algebraico lineal asociado con una estructura de aprendizaje automático; la al menos una única instrucción para hacer que al menos una porción de la GPU lleve a cabo una operación de coma flotante en entrada con precisiones diferentes; en donde al menos una porción de la pluralidad de multiprocesadores es para ejecutar un hilo de la al menos una única instrucción, incluyendo la porción de la pluralidad de multiprocesadores una unidad de coma flotante para llevar a cabo, como una operación doble de precisión FP16/FP32 mixta, una primera operación del hilo a una primera precisión y una segunda operación del hilo con una segunda precisión; y en donde la primera operación es una operación con dos o más entradas de coma flotante de 16 bits y la segunda operación es una operación con dos o más entradas de coma flotante de 32 bits.
-
公开(公告)号：PL3594813T3
公开(公告)日：2021-06-28
申请号：PL19182892
申请日：2018-03-26
Applicant: INTEL CORP
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
