-
公开(公告)号：CN113990766A
公开(公告)日：2022-01-28
申请号：CN202111287658.1
申请日：2014-12-05
Applicant: 新科金朋有限公司
IPC: H01L21/56 , H01L21/50 , H01L21/78 , H01L23/31 , H01L23/498
Abstract: 本发明涉及半导体器件和在半导体封装中使用标准化的载体的方法。一种半导体器件具有载体，该载体具有固定尺寸。从第一半导体晶圆中将多个第一半导体管芯分割。第一半导体管芯设置在载体上面。载体上面的第一半导体管芯的数目独立于从该第一半导体晶圆中分割的第一半导体管芯的尺寸和数目。在第一半导体管芯和载体上面以及在第一半导体管芯和载体周围淀积密封剂来形成重构的面板。在该重构的面板上面形成互连结构，同时使得密封剂缺乏该互连结构。经过密封剂将该重构的面板分割。从载体中去除第一半导体管芯。具有与第一半导体管芯的尺寸不同的尺寸的第二半导体管芯设置在载体上面。载体的固定尺寸独立于第二半导体管芯的尺寸。
-
公开(公告)号：CN104733379B
公开(公告)日：2019-03-12
申请号：CN201410814198.7
申请日：2014-12-23
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/28
Abstract: 本发明涉及在半导体管芯上形成细节距的RDL的半导体器件和方法。半导体器件具有包括多个导电迹线的第一导电层。第一导电层形成在衬底上。利用窄节距形成导电迹线。在第一导电层上放置第一半导体管芯和第二半导体管芯。在第一和第二半导体管芯上沉积第一密封剂。移除衬底。在第一密封剂上沉积第二密封剂。在第一导电层和第二密封剂上形成堆积互连结构。堆积互连结构包括第二导电层。在第一密封剂中放置第一无源器件。在第二密封剂中放置第二无源器件。在第二密封剂中放置垂直互连单元。第三导电层形成在第二密封剂上并且经由垂直互连单元电气连接到堆积互连结构。
-
公开(公告)号：CN103633020B
公开(公告)日：2017-12-01
申请号：CN201310176280.7
申请日：2013-05-14
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/28 , H01L21/4853 , H01L21/56 , H01L21/561 , H01L21/568 , H01L23/3114 , H01L23/3128 , H01L23/525 , H01L23/5328 , H01L23/5389 , H01L24/03 , H01L24/11 , H01L24/19 , H01L24/96 , H01L2224/02311 , H01L2224/0239 , H01L2224/0401 , H01L2224/04042 , H01L2224/04105 , H01L2224/1134 , H01L2224/12105 , H01L2924/01322 , H01L2924/12041 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/18162 , H01L2924/00 , H01L2924/00014 , H01L2924/00012
Abstract: 本发明涉及一种半导体器件以及在晶片级封装上使用UV固化的导电油墨形成RDL的方法。半导体器件具有半导体裸片和被形成在所述半导体裸片上的第一绝缘层。在所述第一绝缘层中形成图案化的沟槽。通过将模版布置在所述第一绝缘层上（其中开口与所述图案化的沟槽对齐）并且通过所述模版中的开口将导电油墨沉积到所述图案化的沟槽中，所述导电油墨被沉积在所述图案化的沟槽中。可替代地，通过经由喷嘴将所述导电油墨分发到所述图案化的沟槽中来沉积所述导电油墨。在室温下通过紫外光将所述导电油墨固化。在所述第一绝缘层和导电油墨上形成第二绝缘层。在所述导电油墨上形成互连结构。密封剂可以被沉积在所述半导体裸片周围。所述图案化的沟槽被形成在所述密封剂中并且所述导电油墨被沉积在所述密封剂中的所述图案化的沟槽中。
-
公开(公告)号：CN103681607B
公开(公告)日：2019-01-18
申请号：CN201310142037.3
申请日：2013-04-23
Applicant: 新科金朋有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 半导体器件及其制作方法。一种半导体器件，具有包括基底和从基底延伸的多个导电柱的衬底。该衬底可以是晶片形状、面板、或已单体化的形式。导电柱可以具有圆形、矩形、锥形、或中间变窄的形状。半导体管芯通过基底中的开孔被设置在导电柱之间。半导体管芯在导电柱上面延伸或者被设置在导电柱的下面。密封剂沉积在半导体管芯上并且围绕导电柱。基底和密封剂的一部分被去除以电隔离导电柱。在半导体管芯、密封剂、和导电柱上形成互连结构。在半导体管芯、密封剂、和导电柱上形成绝缘层。半导体封装设置在半导体管芯上并电连接到导电柱。
-
公开(公告)号：CN104576517B
公开(公告)日：2018-10-16
申请号：CN201410451734.1
申请日：2014-09-05
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法。半导体器件具有衬底。导电通孔穿过衬底而形成。多个第一接触焊盘在衬底的第一表面上方形成。多个第二接触焊盘在衬底的第二表面上方形成。虚设图案在衬底的第二表面上方形成。缺口在衬底的侧壁中形成。开口穿过衬底而形成。密封剂被沉积在开口中。绝缘层在衬底的第二表面上方形成。虚设开口在绝缘层中形成。半导体管芯被布置成邻近于衬底。密封剂被沉积在半导体管芯和衬底上方。衬底的第一表面包括比衬底的第二表面的宽度大的宽度。
-
Patent Agency Ranking
公开(公告)号：CN104576517A
公开(公告)日：2015-04-29
申请号：CN201410451734.1
申请日：2014-09-05
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L23/528
CPC classification number: H01L21/485 , H01L21/4853 , H01L21/486 , H01L21/561 , H01L21/568 , H01L23/13 , H01L23/49816 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L23/5385 , H01L23/5386 , H01L23/5389 , H01L23/562 , H01L24/19 , H01L24/20 , H01L24/96 , H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/24155 , H01L2224/97 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2225/107 , H01L2924/01322 , H01L2924/12041 , H01L2924/12042 , H01L2924/13091 , H01L2924/181 , H01L2924/3511 , H01L2924/00 , H01L2224/82
Abstract: 平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法。半导体器件具有衬底。导电通孔穿过衬底而形成。多个第一接触焊盘在衬底的第一表面上方形成。多个第二接触焊盘在衬底的第二表面上方形成。虚设图案在衬底的第二表面上方形成。缺口在衬底的侧壁中形成。开口穿过衬底而形成。密封剂被沉积在开口中。绝缘层在衬底的第二表面上方形成。虚设开口在绝缘层中形成。半导体管芯被布置成邻近于衬底。密封剂被沉积在半导体管芯和衬底上方。衬底的第一表面包括比衬底的第二表面的宽度大的宽度。
-
公开(公告)号：CN103681607A
公开(公告)日：2014-03-26
申请号：CN201310142037.3
申请日：2013-04-23
Applicant: 新科金朋有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 半导体器件及其制作方法。一种半导体器件，具有包括基底和从基底延伸的多个导电柱的衬底。该衬底可以是晶片形状、面板、或已单体化的形式。导电柱可以具有圆形、矩形、锥形、或中间变窄的形状。半导体管芯通过基底中的开孔被设置在导电柱之间。半导体管芯在导电柱上面延伸或者被设置在导电柱的下面。密封剂沉积在半导体管芯上并且围绕导电柱。基底和密封剂的一部分被去除以电隔离导电柱。在半导体管芯、密封剂、和导电柱上形成互连结构。在半导体管芯、密封剂、和导电柱上形成绝缘层。半导体封装设置在半导体管芯上并电连接到导电柱。
-
公开(公告)号：CN110098147A
公开(公告)日：2019-08-06
申请号：CN201910221890.1
申请日：2013-12-11
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L21/56 , H01L23/488 , H01L23/48 , H01L23/498 , H01L23/538 , H01L25/065
Abstract: 本发明涉及半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法。一种半导体器件包括半导体管芯。第一互连结构被设置在半导体管芯的外围区上。半导体部件被设置在半导体管芯上。半导体部件包括第二互连结构。半导体部件被设置在半导体管芯上以使第二互连结构与第一互连结构对准。第一互连结构包括多个互连单元，该多个互连单元围绕半导体管芯的第一和第二相邻侧设置以形成互连单元的围绕半导体管芯的L形边界。第三互连结构被形成在半导体管芯上，与第一互连结构垂直。绝缘层被形成在半导体管芯和第一互连结构上。形成通过绝缘层且进入第一互连结构的多个通孔，其中第二互连结构被设置在该通孔内。
-
公开(公告)号：CN103915353B
公开(公告)日：2019-05-07
申请号：CN201310671468.9
申请日：2013-12-11
Applicant: 新科金朋有限公司
IPC: H01L21/56
Abstract: 本发明涉及半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法。一种半导体器件包括标准化载体。半导体晶片包括多个半导体管芯和基底半导体材料。通过基底半导体材料的第一部分单切半导体晶片以分离半导体管芯。将半导体管芯设置在标准化载体上。标准化载体的尺寸与半导体管芯的尺寸无关。将密封剂沉积在标准化载体上且在半导体管芯周围。在半导体管芯上形成互连结构，同时使得密封剂没有互连结构。通过密封剂单切半导体器件。密封剂保持设置在半导体管芯的侧面上。可替换地，通过基底半导体的第二部分且通过密封剂来单切半导体器件以从半导体管芯的侧面去除基底半导体的第二部分和密封剂。
-
公开(公告)号：CN102082102B
公开(公告)日：2015-09-09
申请号：CN201010559631.9
申请日：2010-11-25
Applicant: 新科金朋有限公司
CPC classification number: H01L23/3128 , H01L21/56 , H01L21/568 , H01L21/6835 , H01L23/16 , H01L23/3121 , H01L23/552 , H01L24/11 , H01L24/19 , H01L24/20 , H01L24/48 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/20 , H01L2224/32245 , H01L2224/48091 , H01L2224/73265 , H01L2224/73267 , H01L2224/97 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/09701 , H01L2924/12041 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/1433 , H01L2924/15174 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19105 , H01L2924/30105 , H01L2924/3025 , H01L2924/3511 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及形成柔性应力消除缓冲区的半导体器件和方法。半导体器件具有在指定用于凸点形成的位置处安装到暂时衬底的应力消除缓冲区。应力消除缓冲区可以是多层复合材料，诸如第一柔性层、在所述第一柔性层上形成的硅层以及在所述硅层上形成的第二柔性层。半导体管芯也安装到暂时衬底。应力消除缓冲区可以比半导体管芯薄。在半导体管芯和应力消除缓冲区之间沉积密封剂。去除暂时衬底。在半导体管芯、密封剂和应力消除缓冲区上形成互连结构。互连结构电连接到半导体管芯。可以在应力消除缓冲区和密封剂上形成增强板层。可以在应力消除缓冲区内形成包含有源器件、无源器件、导电层和介电层的电路层。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.027 seconds)
