公开(公告)号：CN101521313A

公开(公告)日：2009-09-02

申请号：CN200910006709.1

申请日：2009-02-13

Applicant: 汤姆森特许公司

Inventor： 朱利安·特维纳德 ,  多米尼克·洛海因汤 ,  阿利·洛齐尔 ,  科琳·尼古拉斯 ,  克里斯琴·珀森 ,  让-菲利普·库佩兹

IPC: H01Q13/08 ,  H01Q13/10 ,  H01Q21/20

CPC classification number: H01Q1/38 ,  H05K1/0219 ,  H05K1/0222 ,  H05K1/0237 ,  H05K1/0251 ,  H05K1/116 ,  H05K3/366 ,  H05K3/429 ,  H05K2201/048 ,  H05K2201/09336 ,  H05K2201/09781 ,  H05K2201/09854

Abstract: 本发明涉及用于互连每个包括至少一条传输线的两基板的系统。本发明涉及第一基板(1)和第二基板(10)的互连系统，该第一基板(1)包括至少一条第一传输线(3)，第二基板(10)包括至少一条第二传输线(11)，第一基板关于第二基板的方向是任意的。第一基板(1)包括在所述第一线路一端的至少一个金属化孔，第二基板(10)包括延伸所述第二线路和接地保留部的突起元件，所述突起元件插入到金属化孔中。本发明显然可以应用到微波领域，并可以互连包括印刷天线的基板和接收信号的处理电路的基板。

公开(公告)号：CN101378618A

公开(公告)日：2009-03-04

申请号：CN200710201552.9

申请日：2007-08-31

Applicant: 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

Inventor： 刘建宏 ,  许寿国 ,  白育彰

IPC: H05K1/00

CPC classification number: H05K1/0245 ,  H05K1/0298 ,  H05K2201/09236 ,  H05K2201/09336 ,  H05K2201/09672 ,  Y10S439/941

Abstract: 一种印刷电路板，包括两信号层及一介质层，所述介质层位于两信号层之间，所述两信号层内具有两差分对，所述两差分对中的正相位差分线位于所述两信号层中的一信号层内，所述两差分对中的负相位差分线位于所述两信号层中的另一信号层内，所述两差分对的差分线在所述两信号层内成交错式布线。所述印刷电路板可大幅减少差分对间的串音干扰。

公开(公告)号：CN101170106A

公开(公告)日：2008-04-30

申请号：CN200710181659.1

申请日：2007-10-22

Applicant: 国际商业机器公司

Inventor： 劳伊德·A.·沃斯 ,  弗兰西斯科·普雷达

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/498 ,  H01L21/60 ,  G06F17/50

CPC classification number: H01L23/50 ,  H01L23/5383 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0253 ,  H05K1/0298 ,  H05K1/181 ,  H05K2201/09336 ,  H05K2201/09345 ,  H05K2201/10522 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明公开了叠层芯片封装及其制造方法和系统。在对于封装的所有区域使用理想电压参考、并且仍可避免电压参考的非连续性的同时，用于在叠层封装中的多层连续地参考信号的机制从一层到另一层提供用于信号的连续通路。参考平面调整引擎分析封装设计，并且识别对于封装的所有区域的理想顶平面，所述封装的所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以重新定位地平面、源电压平面、信号平面和各层之间的通孔，以保持连续电压参考而不管顶层。参考平面调整引擎将得到的混合电压平面封装提供给设计分析引擎。封装制造系统制造封装。

公开(公告)号：CN1643998A

公开(公告)日：2005-07-20

申请号：CN03806788.9

申请日：2003-01-23

Applicant: 三菱麻铁里亚尔株式会社 ,  松下电器产业株式会社

Inventor： 山口邦生 ,  木村良平 ,  坪井敦 ,  两角贤友

IPC: H05K1/02 ,  H05K9/00 ,  H03H9/25 ,  H04B1/04 ,  H04B1/10 ,  H04B1/38

CPC classification number: H05K1/0243 ,  H03H9/0259 ,  H03H9/02913 ,  H05K1/111 ,  H05K2201/09063 ,  H05K2201/09281 ,  H05K2201/09336 ,  H05K2201/10083

Abstract: 在配备兰克赛作为压电体的SAW滤波器的安装区域(11)，配备连接在SAW滤波器的输入端子及输出端子上的输入侧端子电极(12a)及输出侧端子电极(13e)。在各端子电极，在从SAW滤波器的安装区域离开规定距离(L)的位置，连接在沿对SAW滤波器内的频率信号的传输方向(P)平行的方向且相互相反的方向上延伸的微带线(14)。在SAW滤波器的安装区域，设置在与SAW滤波器内的频率信号的传输方向交叉的方向上延伸的狭缝(15)。在印刷电路板上，设置使其表面和接地的背面导通的多个通孔(16)。另外，配备具有导电性的表面并与上述滤波器的表面抵接的保护构件，与该滤波器的表面抵接的上述保护构件的上述导电性的表面，被设定成与上述滤波器的表面同等大小或者比上述滤波器的表面小。

公开(公告)号：CN1521884A

公开(公告)日：2004-08-18

申请号：CN200410005396.5

申请日：2004-02-12

Applicant: 夏普株式会社

Inventor： 稻元辰信 ,  宫原二郎

IPC: H01P1/00 ,  H03F3/60 ,  H05K1/02

CPC classification number: H05K3/222 ,  H03F3/19 ,  H03F3/60 ,  H05K1/0219 ,  H05K1/0237 ,  H05K2201/0715 ,  H05K2201/09336 ,  H05K2201/10636 ,  Y02P70/611

Abstract: 一种高频电路包括其正面侧上具有电子元件的基片、在基片的几乎整个背面侧上形成的第一接地图案、基片的正面侧上形成的微带线和连接到基片正面侧上的电子元件且在基片的正面侧和背面侧上连续形成以便在平面图上在基片的背面侧上交叉经过微带线从而向电子元件提供偏置电压的偏置线，其中形成第一接地图案以便包围基片的背面侧上形成的偏置线，包围基片背面侧上的偏置线的部分第一接地图案连续地形成于基片的正面侧上作为第二接地图案，从而将微带线分成两个部分，并排列片形跳线在第二接地图案上桥接两个分开的微带线部分以电连接分开的微带线。

公开(公告)号：CN1507671A

公开(公告)日：2004-06-23

申请号：CN03800226.4

申请日：2003-03-05

Applicant: 索尼公司

Inventor： 小濑村孝彦 ,  奥洞明彦

IPC: H01P3/02 ,  H05K3/46

CPC classification number: H01L23/66 ,  H01L23/49838 ,  H01L25/16 ,  H01L2223/6677 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/19015 ,  H01L2924/19105 ,  H05K1/0219 ,  H05K1/0237 ,  H05K1/024 ,  H05K1/165 ,  H05K3/4602 ,  H05K3/4688 ,  H05K2201/0715 ,  H05K2201/09336 ,  H05K2201/10674

Abstract: 本发明是在基础基板部(2)上形成高频回路部(3)的高频模块。其具有：在基础基板部(2)的平坦化的增高形成面(16)上形成，其各层在电介质绝缘层上形成配线图模和成膜元件的多层配线层，并且在最上层的配线层(17)上形成配线图模和电感元件(19)的同时形成多个接合面(22)和接地图模(20)的高频回路部(3)；在高频回路部(3)的配线层(17)上安装的半导体芯片(4)。通过在配线层(17)上形成的连接电感元件(19)和规定的接合面(22)之间传送线路(24)导入在接地图模(20)上形成的拔出图模区域(20c)内，构成共面型传送线路。

公开(公告)号：CN1326312A

公开(公告)日：2001-12-12

申请号：CN01117082.4

申请日：2001-04-24

Applicant: 株式会社东芝

Inventor： 二宫良次

IPC: H05K1/00

CPC classification number: H05K1/0246 ,  H05K1/0231 ,  H05K1/024 ,  H05K1/025 ,  H05K1/0253 ,  H05K1/0269 ,  H05K1/112 ,  H05K1/162 ,  H05K3/28 ,  H05K2201/0187 ,  H05K2201/0195 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09336 ,  H05K2201/09663 ,  H05K2201/09672 ,  H05K2201/0969 ,  H05K2201/09909 ,  H05K2201/09936 ,  H05K2201/10022 ,  H05K2201/10636 ,  H05K2203/161 ,  Y02P70/611

Abstract: 绝缘层(26)形成在接地层(27)上。绝缘层(26)包括用于形成布线层的第一和第二区。形成在第二区上的布线层的阻抗比形成在第一区上的布线层的阻抗要低。信号线图形(21)形成在绝缘层(26)第一区上的布线层上。为了经与信号线图形(21)连接的终端电阻器(22)将电能供给信号线图形(21),电源面(23)形成在绝缘层(26)的第二区上的布线层上。

公开(公告)号：CN1201363A

公开(公告)日：1998-12-09

申请号：CN98102153.0

申请日：1998-05-19

Applicant: 日本电气株式会社

Inventor： 远矢弘和 ,  吉田史郎

IPC: H05K3/32

CPC classification number: H05K1/165 ,  H05K1/0231 ,  H05K1/0233 ,  H05K3/4688 ,  H05K2201/086 ,  H05K2201/09309 ,  H05K2201/09336 ,  H05K2201/097

Abstract: 一种至少有两层导体层的印刷电路板包括一层电源层和一层接地层,以及一个设在相对的导体层之间的螺旋线圈电感器。螺旋线圈电感器的一端与电源层的电源线相连,另一端与设在导体层之一上面的器件电源端相连并要和电路器件的供电端以及隔离电容器的一端相连。器件接地端设在导体层之一的上面并要和电路器件的接地端以及隔离电容器的另一端相连,器件接地端与接地层的地线相连。

公开(公告)号：WO2014027486A1

公开(公告)日：2014-02-20

申请号：PCT/JP2013/063698

申请日：2013-05-16

Applicant: 株式会社村田製作所

Inventor： 野宮　正人

IPC: H05K3/46 ,  H05K3/12

CPC classification number: H05K1/0298 ,  H01G4/012 ,  H01G4/12 ,  H01G4/30 ,  H05K1/0237 ,  H05K1/025 ,  H05K1/0306 ,  H05K1/092 ,  H05K1/162 ,  H05K3/0067 ,  H05K3/12 ,  H05K3/4629 ,  H05K2201/0209 ,  H05K2201/0212 ,  H05K2201/0352 ,  H05K2201/0391 ,  H05K2201/09336 ,  H05K2201/09736

Abstract: 　異なる組成からなる配線電極と面状電極とが同一のセラミック層に配置されている電子部品の小型化を可能にし、加えて、高周波特性を損なわない電子部品を提供する。　この発明にかかる電子部品は、複数のセラミック層１２からなる多層セラミック基板１４を含む。絶縁層であるセラミック層１２の表面には、線状に形成される配線電極１６および面状に形成される面状電極１８が形成される。配線電極１６から所定の間隔を隔てて、面状電極１８が面状に形成されている。面状電極１８における配線電極１６と所定の間隔を隔てて隣接する領域において、端部２２が形成されている。面状電極１８において、端部２２を除く領域には中央部２０が形成されている。少なくとも、面状電極１８の中央部２０の組成は配線電極１６の組成と異なり、かつ、面状電極１８の端部２２の組成は配線電極１６の組成と同一である。

Abstract translation: 本发明的目的是减少其中在单个陶瓷层上布置具有不同组成的布线电极和平面电极的电子部件的尺寸，并且提供不经历劣化的电子部件 的高频特性。 根据本发明的电子部件设置有由多个陶瓷层（12）构成的多层陶瓷基板（14）。 在用作绝缘层的每个陶瓷层（12）的表面上，形成呈直线形状的布线电极（16）和形成为平面形状的平面电极（18）。 平面电极（18）形成为与布线电极（16）隔开预定距离的平面形状。 在其中平面电极（18）与布线电极（16）相邻的平面电极（18）中留有预定距离的区域中，形成端部（22）。 在平面电极（18）中，在除了端部（22）之外的区域中形成有中心部（20）。 至少平面电极（18）的中心部分（20）的组成不同于布线电极（16）的组成，并且平面电极（18）的端部（22）的组成是相同的 作为布线电极（16）的布线电极。

公开(公告)号：WO2011056977A2

公开(公告)日：2011-05-12

申请号：PCT/US2010/055453

申请日：2010-11-04

Applicant: MOLEX INCORPORATED ,  REGNIER, Kent E.

Inventor： REGNIER, Kent E.

IPC: H01R13/646 ,  H01R12/71 ,  H05K3/46

CPC classification number: H05K1/0227 ,  H01R13/6466 ,  H01R13/6469 ,  H01R13/6625 ,  H01R13/6633 ,  H01R2107/00 ,  H03H7/09 ,  H05K1/0233 ,  H05K1/0245 ,  H05K1/0248 ,  H05K1/115 ,  H05K3/3447 ,  H05K3/429 ,  H05K2201/09263 ,  H05K2201/09309 ,  H05K2201/09336 ,  H05K2201/09663 ,  H05K2201/1006 ,  H05K2201/10189 ,  H05K2201/10371 ,  H05K2203/0307

Abstract: A multi-layer circuit member includes a conductive reference plane with first and second electrically connected regions. A pair of signal conductors are in proximity to the first region and a circuit component is in proximity to the second region. An area of increased impedance exists between the first and second electrically connected regions.

Abstract translation: 多层电路构件包括具有第一和第二电连接区域的导电参考平面。 一对信号导体靠近第一区域，电路部件接近第二区域。 在第一和第二电连接区域之间存在增加阻抗的区域。