公开(公告)号：DE102018106689A1

公开(公告)日：2019-09-26

申请号：DE102018106689

申请日：2018-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND ,  MAUDER ANTON ,  SPULBER OANA

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

Abstract: Eine Halbleitervorrichtung enthält Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken. Ein Abschirmgebiet (160) zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer vertikalen Richtung, die zur ersten Oberfläche (101) orthogonal ist, bildet einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131). Kanalgebiete (120) und die Graben-Gatestrukturen (150) sind entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet, wobei die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, angeordnet sind. Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) verarmen vollständig bei einer Gatespannung VGS innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung (500).

公开(公告)号：DE102017130223A1

公开(公告)日：2019-06-19

申请号：DE102017130223

申请日：2017-12-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  KAMPEN CHRISTIAN

IPC: H01L23/58 ,  H01L29/78 ,  H02M3/00

Abstract: Die Offenbarung betrifft eine Halbleitervorrichtung (100), die eine erste planare Feldeffekttransistorzelle (101) und eine zweite planare Feldeffekttransistorzelle (102) aufweist. Die erste planare Feldeffekttransistorzelle (101) und die zweite planare Feldeffekttransistorzelle (102) sind elektrisch parallel geschaltet und weisen jeweils ein Drainerweiterungsgebiet (103) zwischen einem Kanalbereich und einem Drainanschluss (D) an einer ersten Oberfläche (109) eines Halbleiterkörpers (104) auf. Eine Gateelektrode (106) der ersten Feldeffekttransistorzelle (101) ist mit einem Sourceanschluss (S) elektrisch verbunden ist, und eine Gateelektrode (106) der zweiten Feldeffekttransistorzelle (102) ist mit einem vom Sourceanschluss (D) elektrisch getrennten Gateanschluss (G) verbunden.

公开(公告)号：DE102011090101B4

公开(公告)日：2019-01-24

申请号：DE102011090101

申请日：2011-12-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THIELE STEFFEN ,  MEISER ANDREAS

IPC: G01R19/00

Abstract: Schaltungsanordnung, die aufweist:einen ersten Lasttransistor (T), der dazu ausgebildet ist, einen Laststrom (i) an eine erste Last (Z), die an eine Drainelektrode (D) des ersten Lasttransistors (T) anschließbar ist, zu steuern;einen zweiten Lasttransistor (T), der dazu ausgebildet ist, einen Laststrom (i) an eine zweite Last (Z), die an eine Drainelektrode (D) des zweiten Lasttransistors (T) anschließbar ist, zu steuern;einen Messtransistor (T) , der dazu ausgebildet ist, an den ersten oder zweiten Lasttransistor (T, T) abhängig von einem Schaltsignal gekoppelt zu werden, wobei der Messtransistor (T) eine Drainelektrode (D) aufweist, die einen Messstrom bereitstellt (i) , der einen Laststrom (i; i) des daran angeschlossenen Lasttransistors (T, T) repräsentiert, wobei die ersten und zweiten Lasttransistoren (T, T) und der Messtransistor (T) Feldeffekttransistoren aufweisen, die eine gemeinsame Sourceelektrode (S) haben; undeine Messschaltung, die dazu ausgebildet ist, den Messstrom (i) von dem Messtransistor (T) zu erhalten und ein Ausgangssignal zu erzeugen, wobei das Ausgangssignal den Laststrom (i; i) des an den Messtransistor (T) gekoppelten Lasttransistors (T; T) repräsentiert.

公开(公告)号：DE102017107020B3

公开(公告)日：2018-07-05

申请号：DE102017107020

申请日：2017-03-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  BACH KARL-HEINZ ,  KAMPEN CHRISTIAN ,  ZUNDEL MARKUS ,  KOTZ DIETMAR ,  WOOD ANDREW

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/36

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterkörper mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps und einer Halbleiterschicht des ersten Leitfähigkeitstyps auf dem Halbleitersubstrat. Von einer ersten Oberfläche aus erstreckt sich eine Grabenstruktur in den Halbleiterkörper. Die Grabenstruktur umfasst eine Gateelektrode und zumindest eine Feldelektrode, die zwischen der Gateelektrode und einer Bodenseite der Grabenstruktur angeordnet ist. Ein Bodygebiet des zweiten Leitfähigkeitstyps grenzt an die Grabenstruktur. Das Bodygebiet erstreckt sich von einem Transistorzellengebiet lateral in ein Randabschlussgebiet. Ein pn-Übergang ist zwischen dem Bodygebiet und der Halbleiterschicht. Eine Dotierungskonzentration des Bodygebiets und/oder der Halbleiterschicht ist an einem lateralen Ende des pn-Übergangs in dem Randabschlussgebiet verringert verglichen mit einer Dotierungskonzentration des Bodygebiets und/oder der Halbleiterschicht an dem pn-Übergang im Transistorzellengebiet.

公开(公告)号：DE102014114184B4

公开(公告)日：2018-07-05

申请号：DE102014114184

申请日：2014-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLÖSSER TILL ,  MEISER ANDREAS

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/306 ,  H01L21/765 ,  H01L29/06 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer einen Transistor aufweisenden Halbleitervorrichtung (10), umfassend:Bilden von Feldplattentrenches (252) in einer Hauptoberfläche (110) eines Halbleitersubstrats (100), wobei eine Driftzone (260) zwischen benachbarten Feldplattentrenches (252) definiert ist,Bilden einer Felddielektrikumschicht (251) in den Feldplattentrenches (252),danach Bilden von Gatetrenches (212) in der Hauptoberfläche (110) des Halbleitersubstrats (100), wobei ein Kanalbereich (220) zwischen benachbarten Gatetrenches (212) definiert ist, undBilden eines leitenden Materials (170) in wenigstens einigen der Feldplattentrenches (252) und wenigstens einigen der Gatetrenches (212),wobei das Verfahren weiterhin ein Bilden eines Sourcebereiches (201) und eines Drainbereiches (205) in der Hauptoberfläche (110) des Halbleitersubstrats (100) umfasst.

公开(公告)号：DE102012110133B4

公开(公告)日：2018-06-28

申请号：DE102012110133

申请日：2012-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  GROSS THOMAS ,  MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/336 ,  H01L21/78 ,  H01L23/482

Abstract: Verfahren zum Ausbilden eines Halbleiterbauelements (100), das Folgendes umfasst:- Bereitstellen eines Wafer (40), der Folgendes umfasst:- ein Halbleitersubstrat (30) mit einer ersten Seite (15) und einer zweiten Seite (16), die gegenüber der ersten Seite (15) angeordnet ist; und- ein Dielektrikumsgebiet (7) auf der ersten Seite (15);- Ausbilden eines weiteren Dielektrikumsgebiets (8) auf der ersten Seite (15);- Montieren des Wafer (40) mit der ersten Seite (15) auf ein Trägersystem (50);- Ätzen eines tiefen vertikalen Grabens (19) von der zweiten Seite (16) durch das Halbleitersubstrat (30) zu dem Dielektrikumsgebiet (7), wodurch ein Halbleitermesagebiet (30a) von dem verbleibenden Halbleitersubstrat (30) isoliert wird;- Ätzen eines Trenngrabens (19a) durch das Halbleitersubstrat (30) bis mindestens nahe an das weitere Dielektrikumsgebiet (8);- Maskieren des Trenngrabens (19a); und- Füllen des tiefen vertikalen Grabens (19) mit einem Dielektrikumsmaterial (6) nach dem Maskieren des Trenngrabens (19a).

公开(公告)号：DE102016106872A1

公开(公告)日：2017-10-19

申请号：DE102016106872

申请日：2016-04-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  GEBHARDT KARL-HEINZ ,  WEBER DETLEF

IPC: H01L21/8232 ,  H01L21/336 ,  H01L27/088

Abstract: Ein Verfahren zum Ausbilden einer integrierten Schaltung, die einen lateralen Graben-Transistor und ein Logikschaltungselement enthält, umfasst ein Ausbilden einer Vielzahl von Gategräben (S100) in der ersten Hauptoberfläche eines Halbleitersubstrats, wobei die Gategräben so gebildet werden, dass eine Längsachse der Gategräben in einer ersten Richtung parallel zur ersten Hauptoberfläche verläuft. Ferner umfasst das Verfahren ein Ausbilden einer Source-Kontaktvertiefung (S110), die in einer zweiten Richtung parallel zur ersten Hauptoberfläche verläuft, wobei die zweite Richtung senkrecht zur ersten Richtung ist, und die Source-Kontaktvertiefung sich entlang der Vielzahl von Gategräben erstreckt, ein Ausbilden eines Sourcegebiets (S120), das ein Durchführen eines Dotierungsprozesses umfasst, um Dotierstoffe durch eine Seitenwand der Source-Kontaktvertiefung einzuführen, und ein Füllen eines Opfermaterials (S130) in die Source-Kontaktvertiefung. Außerdem umfasst das Verfahren danach ein Ausbilden von Komponenten (S140) des Logikschaltungselements, danach ein Entfernen des Opfermaterials (S150) aus der Source-Kontaktvertiefung und ein Füllen eines leitfähigen Sourcematerials (S160) in die Source-Kontaktvertiefung.

公开(公告)号：DE102013107379B4

公开(公告)日：2017-09-14

申请号：DE102013107379

申请日：2013-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MEISER ANDREAS ,  THIELE STEFFEN

IPC: H03K17/687 ,  H01L29/06 ,  H01L29/732 ,  H01L29/78 ,  H03K17/567

Abstract: Brückenschaltung, umfassend: – ein erstes integriertes Halbleiterbauelement (100), das einen High-Side-Schalter (M1) umfasst; – ein zweites integriertes Halbleiterbauelement (200), das einen Low-Side-Schalter (M0) umfasst, der mit dem High-Side-Schalter (M1) elektrisch verbunden ist; – einen ersten Pegelwandler (T1), der mit dem High-Side-Schalter (M1) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist; und einen zweiten Pegelwandler (T0), der mit dem Low-Side-Schalter (M0) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist, wobei der High-Side-Schalter (M1) und der Low-Side-Schalter (M0) elektrisch verbunden sind, und wobei die Brückenschaltung ferner eine erste Treiberschaltung (X1), die mit einem Steueranschluss des High-Side-Schalters (M1) und über einen ersten Widerstand (R10) mit dem zweiten Pegelwandler (T0) elektrisch verbunden ist, und/oder eine zweite Treiberschaltung (X0), die mit einem Steueranschluss des Low-Side-Schalters (M0) und über einen zweiten Widerstand (R01) mit dem ersten Pegelwandler (T1) elektrisch verbunden ist, umfasst.

公开(公告)号：DE102016102493B3

公开(公告)日：2017-07-20

申请号：DE102016102493

申请日：2016-02-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung (1) umfasst einen Transistor (10) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110). Der Transistor (10) umfasst einen Sourcebereich (201), einen mit dem Sourcebereich (201) elektrisch verbundenen Sourcekontakt, wobei der Sourcekontakt einen ersten Sourcekontaktabschnitt (202) und einen zweiten Sourcekontaktabschnitt (130) umfasst, und eine Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche, einem Bodybereich (220) benachbart. Die Gateelektrode (210) ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodybereich (220) zu steuern. Der Bodybereich (220) und eine Driftzone (260) sind entlang einer ersten Richtung parallel zur ersten Hauptoberfläche zwischen dem Sourcebereich (201) und einem Drainbereich (205) angeordnet. Der zweite Sourcekontaktabschnitt (130) ist an einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet. Der erste Sourcekontaktabschnitt (202) umfasst ein leitfähiges Sourcematerial (115) in direktem Kontakt mit dem Sourcebereich (201), wobei der erste Sourcekontaktabschnitt (202) ferner einen Abschnitt des Halbleitersubstrats (100) zwischen dem leitfähigen Sourcematerial (115) und dem zweiten Sourcekontaktabschnitt (130) umfasst. Die Halbleitervorrichtung (1) weist ferner einen Temperatursensor (30) im Halbleitersubstrat (100) auf.

公开(公告)号：DE102015112414A1

公开(公告)日：2017-02-02

申请号：DE102015112414

申请日：2015-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WERNER WOLFGANG ,  IRSIGLER PETER ,  MEISER ANDREAS

IPC: H01L21/331 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Verfahren zum Herstellen einer Struktur in einem Halbleiterkörper (304) umfasst ein Ausbilden einer ersten Maske (320) über einer ersten Oberfläche (307) des Halbleiterkörpers (304). Die erste Maske (320) weist eine Öffnung (322) auf, die einen ersten Abschnitt (3201) der ersten Maske (320) umgibt, wodurch der erste Abschnitt (3201) und ein zweiter Abschnitt (3202) der ersten Maske (320) getrennt sind. Der Halbleiterkörper (304) wird durch die Öffnung (322) an der ersten Oberfläche (307) bearbeitet. Die Öffnung (322) wird vergrößert, indem zumindest ein Teil der ersten Maske (320) in dem ersten Abschnitt (3201) entfernt wird, während die erste Maske (320) in dem zweiten Abschnitt (3202) beibehalten wird. Der Halbleiterkörper (304) wird durch die Öffnung (322) an der ersten Oberfläche (307) weiter bearbeitet.