公开(公告)号：SG2013053368A

公开(公告)日：2014-03-28

申请号：SG2013053368

申请日：2013-07-11

Applicant: GLOBALFOUNDRIES INC

Inventor： CARSTEN GRASS ,  MARTIN TRENTZSCH ,  BORIS BAYHA ,  PETER KROTTENTHALER

Abstract: A method comprises depositing a first portion of a first material layer on a semiconductor structure. A first run of a post-treatment process is performed for modifying at least the first portion of the first material layer. After the first run of the post-treatment process, a second portion of the first material layer is deposited. The second portion is formed of substantially the same material as the first portion. After the deposition of the second portion of the first material layer, a second run of the post-treatment process is performed for modifying at least the second portion of the first material layer.

公开(公告)号：DE102012217048A1

公开(公告)日：2014-03-27

申请号：DE102012217048

申请日：2012-09-21

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/82 ,  B82B3/00 ,  H01L21/336

Abstract: Ein Verfahren zum Strukturieren eines ersten Materials in einer Halbleiterstruktur umfasst ein Bilden eines Strukturelements auf dem ersten Material. Neben dem Strukturelement wird ein erstes Abstandshalterelement aus einem zweiten Material gebildet. Das Bilden des ersten Abstandshalterelements umfasst ein isotropes Abscheiden des zweiten Materials auf dem Substrat und ein anisotropes Ätzen des zweiten Materials. Über dem Strukturelement und dem Substrat wird ein drittes Material abgeschieden. Die Halbleiterstruktur wird planarisiert. Dabei werden das Strukturelement und das erste Abstandshalterelement freigelegt und/oder teilweise entfernt. Nach dem Planarisieren wird das zweite Material relativ zu dem dritten Material selektiv geätzt. Dabei wird ein von dem ersten Abstandshalterelement bedeckter Teil des ersten Materials freigelegt. Der freigelegte Teil des ersten Materials wird nach dem selektiven Ätzen des zweiten Materials relativ zu dem dritten Material selektiv geätzt.

公开(公告)号：DE102013214441A1

公开(公告)日：2014-02-13

申请号：DE102013214441

申请日：2013-07-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RYAN VIVIAN W ,  KIM HOON ,  ZHANG XUNYUAN

IPC: H01L21/768 ,  H01L23/522

Abstract: Verfahren zum Bilden einer Verbindungsstruktur, welches das Bilden einer Vertiefung in einer dielektrischen Schicht eines Substrats umfasst. Eine erste Übergangsmetallschicht ist in der Vertiefung an Eckabschnitten der Vertiefung ausgebildet. Eine zweite Übergangsmetallschicht ist in der Vertiefung über der ersten Übergangsmetallschicht ausgebildet, um die Vertiefung zu beschichten. Die Vertiefung ist mit einer Füllschicht gefüllt. Das Substrat wird ausgeheilt. Die erste Übergangsmetallschicht und die zweite Übergangsmetallschicht bilden während des Ausglühens einen Legierungsbereich neben den Eckabschnitten. Der Legierungsbereich weist eine verringerte Benetzbarkeit für ein Füllschichtmaterial als das zweite Übergangsmetall auf. Das Substrat wird poliert, um Teile der Füllschicht, die sich über der Vertiefung erstrecken, zu entfernen. Eine Vorrichtung gemäß dem Verfahren umfasst eine Legierung aus einem ersten und zweiten Übergangsmetall, die an dem Eckabschnitt angeordnet ist.

公开(公告)号：SG195454A1

公开(公告)日：2013-12-30

申请号：SG2013030879

申请日：2013-04-23

Applicant: GLOBALFOUNDRIES INC

Inventor： THILO SCHEIPER

Abstract: In sophisticated P-channel transistors, which may frequently suffer from a pronounced surface topography of the active regions with respect to the surrounding isolation regions, superior performance may be achieved by using a tilted implantation upon forming the deep drain and source regions, preferably with the tilt angle of 20 degrees or less, thereby substantially avoiding undue lateral dopant penetration into sensitive channel areas.

公开(公告)号：DE102010003451B4

公开(公告)日：2013-12-24

申请号：DE102010003451

申请日：2010-03-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  HEINRICH JENS ,  WEI ANDY

IPC: H01L29/423 ,  H01L21/283 ,  H01L21/8238

Abstract: Verfahren mit: Bilden eines Opfermaskenmaterials über einer Gateelektrodenstruktur eines Transistors, wobei die Gateelektrodenstruktur ein Platzhaltermaterial und eine über dem Platzhaltermaterial gebildete dielektrische Deckschicht aufweist; Entfernen der dielektrischen Deckschicht in Anwesenheit des Opfermaskenmaterials, so dass eine Oberfläche des Platzhaltermaterials freigelegt wird; Entfernen des Opfermaskenmaterials; Bilden einer Materialschicht über dem Transistor; Entfernen eines Teils der Materialschicht durch Ausführen des Ätzprozesses derart, dass die Oberfläche des Platzhaltermaterials freigelegt wird; und Ersetzen des Platzhaltermaterials durch ein metallenthaltendes Elektrodenmaterial.

公开(公告)号：DE102013209685A1

公开(公告)日：2013-12-05

申请号：DE102013209685

申请日：2013-05-24

Applicant: GLOBALFOUNDRIES INC

Inventor： SCHEIPER THILO

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/8234 ,  H01L29/78

Abstract: In komplexen P-Kanaltransistoren, die häufig unter ausgeprägten Oberflächentopographien der aktiven Gebiete bezüglich umgebender Isolationsbereiche leiden, kann ein besseres Leistungsvermögen durch Verwenden einer geneigten Implantation bei Bildung tiefer Drain- und Sourcebereiche erreicht werden, vorzugsweise mit einem Neigungswinkel von 20° oder weniger, wodurch im Wesentlichen ein übermäßiges seitliches Dotierstoffeindringen in empfindliche Kanalbereiche verhindert wird.

公开(公告)号：DE102013209110A1

公开(公告)日：2013-11-21

申请号：DE102013209110

申请日：2013-05-16

Applicant: GLOBALFOUNDRIES INC

Inventor： MASZARA WITOLD P ,  JACOB AJEY P ,  LICAUSI NICHOLAS V ,  FRONHEISER JODY A ,  AKARVARDAR KEREM

IPC: H01L21/336 ,  H01L21/306 ,  H01L21/84 ,  H01L29/267

Abstract: Ein hierin angegebenes veranschaulichendes Verfahren umfasst ein Durchführen eines ersten Ätzprozesses durch eine strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben in einem Substrat festzulegen, die für die Vorrichtung einen ersten Teil eines Grats festlegen, Bilden einer Schicht aus isolierendem Material in den Gräben und Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, um die strukturierte Hartmaske freizulegen, Durchführen eines zweiten Ätzprozesses, um die Hartmaskenschicht zu entfernen und in der Schicht aus isolierendem Material eine Vertiefung festzulegen, Bilden eines zweiten Teils des Grats in der Vertiefung, wobei der zweite Teil des Grats aus einem halbleitenden Material besteht, das von dem des Substrats verschieden ist, und Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass sich eine obere Fläche des isolierenden Materials unterhalb einer oberen Fläche des zweiten Teils des Grats befindet.

公开(公告)号：DE102010038746B4

公开(公告)日：2013-11-14

申请号：DE102010038746

申请日：2010-07-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  JAVORKA PETER ,  FROHBERG KAI

IPC: H01L21/283 ,  H01L21/302 ,  H01L21/306 ,  H01L21/314 ,  H01L21/8238 ,  H01L23/52 ,  H01L27/092

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer dielektrischen Materialschicht über einem Halbleitergebiet und einem Isolationsgebiet, wobei das Halbleitergebiet und das Isolationsgebiet darauf ausgebildet eine oder mehrere Leitungen besitzen, und wobei das Isolationsgebiet Vertiefungen aufweist; Ausführen eines Abtragungsprozesses derart, dass die dielektrische Materialschicht zumindest von einem Bereich des Halbleitergebiets abgetragen wird und derart, dass ein Teil der dielektrischen Materialschicht in den Vertiefungen des Isolationsgebiets bewahrt wird; Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet nach der Bildung des dielektrischen Materials; nach dem Bilden der Drain- und Sourcegebiete, Bilden einer zweiten dielektrischen Materialschicht über dem Halbleitergebiet und dem Isolationsgebiet und Ausführen eines zweiten Abtragungsprozesses derart, dass das zweite dielektrische Material zumindest von einem zweiten Bereich des Halbleitergebiets entfernt wird und derart dass ein Teil der zweiten dielektrischen Materialschicht in den Vertiefungen des Isolationsgebiets bewahrt wird; und nach dem Bilden des zweiten dielektrischen Materials, Bilden eines dielektrischen Zwischenschichtmaterialssystems über dem Halbleitergebiet und dem Isolationsgebiet nach dem Ausführen des Abtragungsprozesses.

公开(公告)号：DE102012206405B4

公开(公告)日：2013-11-07

申请号：DE102012206405

申请日：2012-04-18

Applicant: GLOBALFOUNDRIES INC

Inventor： ERBEN ELKE ,  TRENTZSCH MARTIN ,  CARTER RICHARD ,  GRASS CARSTEN

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/316 ,  H01L29/423 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Schaltungselemente, etwa von Transistoren, Kondensatoren und dergleichen, unter Anwendung einer Kombination aus einem konventionellen dielektrischen Material und einem dielektrischen Material mit großem &egr; werden ein verbessertes Leistungsverhalten und eine höhere Zuverlässigkeit erreicht, indem ein hafniumoxidbasiertes dielektrisches Material mit großem &egr; auf einer konventionellen dielektrischen Schicht mit einer vorausgehenden Oberflächenbehandlung hergestellt wird, wobei beispielsweise APM bei Raumtemperatur angewendet wird. Auf diese Weise können aufwendige Transistoren mit verbessertem Leistungsverhalten und mit besserer Gleichmäßigkeit der Schwellwertspannungseigenschaften erhalten werden, wobei auch ein vorzeitiger Ausfall auf Grund eines dielektrischen Durchschlags, auf Grund des Einfangs von energiereichen Ladungsträgern und dergleichen, reduziert wird.

公开(公告)号：DE102010028465B4

公开(公告)日：2013-09-19

申请号：DE102010028465

申请日：2010-04-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： BEYER SVEN ,  HEMPEL KLAUS ,  STEJSKAL ROLAND ,  WEI ANDY ,  SCHEIPER THILO ,  KURZ ANDREAS ,  GRIEBENOW UWE ,  HOENTSCHEL JAN

IPC: H01L21/822 ,  H01L21/336 ,  H01L23/525 ,  H01L27/06

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Maske mit einer Maskenöffnung, die zu einer nicht-Transistorstruktur ausgerichtet ist, wobei die Maske eine Gateelektrodenstruktur abdeckt und wobei die Gateelektrodenstruktur und die nicht-Transistorstruktur ein Halbleitermaterial aufweisen und zumindest lateral in einem dielektrischen Zwischenschichtmaterial eingebettet sind; Freilegen einer Oberfläche des Halbleitermaterials selektiv in der nicht-Transistorstruktur in Anwesenheit der Maske; Entfernen eines Teils des freiliegenden Halbleitermaterials; Bilden einer dielektrischen Materialschicht über der Gateelektrodenstruktur und der nicht-Transistorstruktur nach dem Entfernen des Teils des freiliegenden Halbleitermaterials; Freilegen einer Oberfläche des Halbleitermaterials in der Gateelektrodenstruktur, während ein Teil der dielektrischen Materialschicht über der nicht-Transistorstruktur beibehalten wird; und Ersetzen des Halbleitermaterials in der Gateelektrodenstruktur durch zumindest ein metallenthaltendes Elektrodenmaterial, während das Halbleitermaterial in der nicht-Transistorstruktur bewahrt wird.