公开(公告)号：KR1020130059673A

公开(公告)日：2013-06-07

申请号：KR1020110125763

申请日：2011-11-29

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이상흥 ,  임종원 ,  윤형섭 ,  이종민 ,  민병규 ,  문재경 ,  남은수

IPC: H01L27/02 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/91 ,  H01L23/481 ,  H01L28/92 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A vertical capacitor and a method for forming the same are provided to be manufactured in a substrate without a separate package. CONSTITUTION: An input electrode(14) and an output electrode(15) are formed in the upper surface(10a) of a substrate(10). A conductive material is formed in a first via hole formed by etching the lower surface(10b) of the substrate. The conductive material is connected to the input electrode and the output electrode. An input via electrode(24) and an output via electrode(25) are formed in the substrate. A dielectric layer(37) is formed between the input via electrode and the via electrode.

Abstract translation: 目的：提供垂直电容器及其形成方法，以便在基板上制造而不需要单独的封装。 构成：在基板（10）的上表面（10a）中形成有输入电极（14）和输出电极（15）。 在通过蚀刻基板的下表面（10b）形成的第一通孔中形成导电材料。 导电材料连接到输入电极和输出电极。 在基板中形成有输入通孔电极（24）和输出通孔电极（25）。 在输入通孔电极和通孔电极之间形成介电层（37）。

公开(公告)号：KR1020130010823A

公开(公告)日：2013-01-29

申请号：KR1020120018591

申请日：2012-02-23

Applicant: 한국전자통신연구원

Inventor： 배성범 ,  남은수 ,  문재경 ,  김성복 ,  김해천 ,  주철원 ,  고상춘 ,  임종원 ,  안호균 ,  장우진 ,  박영락

IPC: H01L29/812 ,  H01L21/338

Abstract: PURPOSE: A nitride electronic device and a manufacturing method thereof are provided to implement an integrated circuit with various properties on a single substrate by using design technology and unit process with a structure of a different channel layer and a barrier layer. CONSTITUTION: A low temperature buffer layer(102) is formed on a sapphire substrate(101). A first semi-insulating GaN layer(103) is formed on the low temperature buffer layer. A first channel layer(104) for an electron transfer is formed on the first semi-insulating GaN layer. A first barrier layer(105) is formed on the first channel layer. A second semi-insulating GaN layer(107) is formed on the sidewall of the first barrier layer and the first channel layer. A second channel layer(108) and a second barrier layer(109) are formed on the second semi-insulating GaN layer.

Abstract translation: 目的：提供一种氮化物电子器件及其制造方法，通过使用具有不同沟道层和阻挡层的结构的设计技术和单元工艺，在单个衬底上实现具有各种性能的集成电路。 构成：在蓝宝石衬底（101）上形成低温缓冲层（102）。 在低温缓冲层上形成第一半绝缘GaN层（103）。 用于电子转移的第一沟道层（104）形成在第一半绝缘GaN层上。 第一阻挡层（105）形成在第一沟道层上。 在第一阻挡层和第一沟道层的侧壁上形成第二半绝缘GaN层（107）。 在第二半绝缘GaN层上形成第二沟道层（108）和第二势垒层（109）。

公开(公告)号：KR101221869B1

公开(公告)日：2013-01-15

申请号：KR1020090081157

申请日：2009-08-31

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  여순일 ,  김해천 ,  남은수

IPC: H01L23/12 ,  H05K3/46 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L23/3107 ,  H01L24/83 ,  H01L24/90 ,  H01L25/03 ,  H01L2224/90 ,  H01L2924/00011 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2224/83851 ,  H01L2924/00

Abstract: 반도체 패키지를 제공한다. 도전 패턴 및 비아가 형성된 복수의 시트들이 적층된 패키지 몸체, 상기 패키지 몸체의 일 면으로부터 연장된 삽입 슬롯 내에 삽입된 복수의 반도체 칩들, 상기 패키지 몸체의 상기 일 면에 대향하는 타 면에 제공된 외부 연결 단자를 제공한다. 상기 복수의 반도체 칩들은 상기 외부 연결 단자와 전기적으로 연결된다.
패키지, LTCC, 삽입 슬롯, 수직형, 그린 시트

公开(公告)号：KR101208035B1

公开(公告)日：2012-12-05

申请号：KR1020090028546

申请日：2009-04-02

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  이경호 ,  윤형섭 ,  남은수

IPC: H03F1/30 ,  H03F3/20

Abstract: 본발명의실시예에따른전력증폭기의바이어스회로는기준전압을입력받는제 1 입력단, 바이어스제어전압을입력받는제 2 입력단, 상기제 1 입력단과제 1 노드사이에연결된바이어스저항, 상기제 2 입력단과제 2 노드사이에연결되며, 제 1 노드에응답하여전류통로를형성하는제 1 트랜지스터, 상기제 1 노드와제 3 노드사이에연결되며, 상기제 2 노드에응답하여전류통로를형성하는제 2 트랜지스터및 상기제 1 노드와출력단사이에연결되며, 상기출력단을통해바이어스전류를출력하기위한제 3 트랜지스터를포함한다.

公开(公告)号：KR1020120111525A

公开(公告)日：2012-10-10

申请号：KR1020110030041

申请日：2011-04-01

Applicant: 한국전자통신연구원 ,  인하대학교 산학협력단

Inventor： 이종무 ,  류한열 ,  남은수 ,  배성범

IPC: H01L33/30 ,  H01L33/14

CPC classification number: H01L33/0075 ,  H01L33/325

Abstract: PURPOSE: A gallium nitride-based LED and a manufacturing method thereof are provided to improve hole mobility by controlling the doping concentration of an intermediate layer. CONSTITUTION: An n-type nitride semiconductor layer(230) is formed on a substrate. An active layer(240) is formed on the n-type nitride semiconductor layer. A p-type doped intermediate layer(250) is formed on the active layer. A p-type nitride semiconductor layer(260) is formed on the p-type doped intermediate layer. The doping concentration of the p-type doped intermediate layer is lower than the doping concentration of the p-type nitride semiconductor layer. The thickness of the p-type doped intermediate layer is 10 to 100nm.

Abstract translation: 目的：提供一种氮化镓基LED及其制造方法，以通过控制中间层的掺杂浓度来提高空穴迁移率。 构成：在基板上形成n型氮化物半导体层（230）。 在n型氮化物半导体层上形成有源层（240）。 在有源层上形成p型掺杂中间层（250）。 在p型掺杂中间层上形成p型氮化物半导体层（260）。 p型掺杂中间层的掺杂浓度低于p型氮化物半导体层的掺杂浓度。 p型掺杂中间层的厚度为10〜100nm。

公开(公告)号：KR1020120056411A

公开(公告)日：2012-06-04

申请号：KR1020100117931

申请日：2010-11-25

Applicant: 한국전자통신연구원

Inventor： 최중선 ,  김종회 ,  윤천주 ,  김덕준 ,  최광성 ,  권용환 ,  남은수

IPC: G02B6/12 ,  G02B6/42

CPC classification number: G02B6/1226 ,  B82Y20/00 ,  G02B6/12007 ,  G02B6/2813 ,  G02B6/4214

Abstract: PURPOSE: An optical module which includes an optical detector and an optical hybrid comprised of a metallic optical waveguide is provided to effectively detect output light of the optical hybrid without using an additional optical component. CONSTITUTION: An optical module structure comprises an optical hybrid(310), a surface incident type optical detector(320), and a platform(330). The optical hybrid includes a metallic optical waveguide. The optical detector is formed for receiving light. The platform comprises an optical hybrid support part, an optical detector support part, and an inclined surface. The inclined surface converts a progress direction of light outputted from the optical hybrid. The platform combines the optical hybrid and the optical detector.

Abstract translation: 目的：提供一种包括光学检测器和由金属光波导构成的光学混合物的光学模块，以有效地检测光学混合物的输出光，而不使用附加的光学部件。 构成：光学模块结构包括光学混合（310），表面入射型光学检测器（320）和平台（330）。 光学混合物包括金属光波导。 光学检测器被形成用于接收光。 平台包括光学混合支撑部分，光学检测器支撑部分和倾斜表面。 倾斜表面转换从光学混合物输出的光的前进方向。 该平台结合了光学混合和光学检测器。

公开(公告)号：KR101066601B1

公开(公告)日：2011-09-22

申请号：KR1020080118554

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  강동민 ,  지홍구 ,  안호균 ,  문재경 ,  임종원 ,  장우진 ,  김동영 ,  이상흥 ,  유현규 ,  남은수

IPC: H01L27/04 ,  H01L29/772

Abstract: 본 발명은 부정형 고전자이동도 트랜지스터의 제조방법 및 이에 의해 제조된 소자를 포함하는 파워 앰프에 관한 것으로, 에피 기판 상에 소오스 및 드레인을 형성하고, 상기 에피 기판을 건식법 및 습식법을 포함하는 게이트 리세스 에칭하여 리세스 영역을 형성하고, 상기 리세스 영역에 게이트를 형성하는 것을 포함하는 방법으로 부정형 고전자이동도 트랜지스터 소자를 제조하는 것을 특징으로 한다.
화합물 반도체 소자, PHEMT, 파워 앰프, 네가티브 피드백 회로

公开(公告)号：KR1020110067929A

公开(公告)日：2011-06-22

申请号：KR1020090124720

申请日：2009-12-15

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  윤형섭 ,  김해천 ,  남은수

IPC: H01F17/04 ,  H01F1/34

CPC classification number: H01F17/0006 ,  H01F2017/0086 ,  H01L28/10

Abstract: PURPOSE: An inductor is provided to be mounted on a semiconductor substrate with a small area by using first to fourth vertical conductive units. CONSTITUTION: A first conductive line is electrically connected to a second conductive terminal(140b) and a third conductive terminal(140c). A second conductive line is electrically connected to a first conductive terminal(140a) and a fourth conductive terminal(140d). A third conductive line is electrically connected to the first conductive terminal and the third conductive terminal.

Abstract translation: 目的：通过使用第一至第四垂直导电单元，提供以小面积安装在半导体衬底上的电感器。 构成：第一导电线电连接到第二导电端子（140b）和第三导电端子（140c）。 第二导电线电连接到第一导电端子（140a）和第四导电端子（140d）。 第三导线与第一导电端子和第三导电端子电连接。

公开(公告)号：KR101042708B1

公开(公告)日：2011-06-20

申请号：KR1020080120191

申请日：2008-11-29

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  김해천 ,  남은수

IPC: H01L27/04

Abstract: 광배선 소자가 제공된다. 상기 광배선 소자는 소이(SOI: Silicon-On-Insulator) 기판 상에 배치된 제 1 반도체 칩, 소이 기판 상에, 상기 제 1 반도체 칩으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기, 소이 기판 상에, 상기 광신호를 감지하여 전기 신호로 변환하는 광검출기, 및 소이 기판 상에, 상기 광검출기로부터 전기 신호를 입력받는 제 2 반도체 칩을 포함한다.
광배선, 중간층, 소이 기판

公开(公告)号：KR1020110023341A

公开(公告)日：2011-03-08

申请号：KR1020090081157

申请日：2009-08-31

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  여순일 ,  김해천 ,  남은수

IPC: H01L23/12 ,  H05K3/46 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L23/3107 ,  H01L24/83 ,  H01L24/90 ,  H01L25/03 ,  H01L2224/90 ,  H01L2924/00011 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2224/83851 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to implement a package without a wire bonding by mounting a plurality of semiconductor chips after an insertion slot is formed with LTCC technology. CONSTITUTION: A plurality of sheets(101-109) with a conductive pattern(161-169) and a via(141-146) are laminated on a package body(100). A plurality of semiconductor chips(200) are inserted into an insertion slot extended from one side of the package body. An external connection terminal(181) is provided to other side facing one side of the package body. The plurality of semiconductor chips are electrically connected to the external connection terminal. A protection sheet(195) for protecting the semiconductor chips from the outside is positioned on the package body.

Abstract translation: 目的：提供一种半导体封装及其制造方法，通过在利用LTCC技术形成插入槽之后通过安装多个半导体芯片来实现无引线接合的封装。 构成：具有导电图案（161-169）和通孔（141-146）的多个片材（101-109）层叠在包装体（100）上。 多个半导体芯片（200）插入到从封装主体的一侧延伸的插槽中。 外部连接端子（181）设置在面向封装主体一侧的另一侧。 多个半导体芯片电连接到外部连接端子。 用于将半导体芯片从外部保护的保护片（195）位于封装主体上。