公开(公告)号：KR101566851B1

公开(公告)日：2015-11-06

申请号：KR1020130168674

申请日：2013-12-31

Applicant: (재)한국나노기술원

Inventor： 임웅선 ,  성호근 ,  이근우 ,  김신근 ,  강호관

IPC: C25D5/10 ,  C25D5/48 ,  C25D3/00 ,  C25D3/10

Abstract: 본발명은단일층이황화몰리브덴합성방법에관한것으로서, 전기도금공정을이용하여음극에자기제어이황화몰리브덴(MoS) 단일층(self controlled MoSsingle layer)을증착시키는제1단계와, 상기자기제어이황화몰리브덴단일층의증착후 상기자기제어이황화몰리브덴단일층을결정화하는제2단계를포함하여구성된것을특징으로하는전기도금공정을이용한자기제어이황화몰리브덴단일층의합성방법및 이에의해제조된자기제어이황화몰리브덴단일층을이용한트랜지스터를기술적요지로한다. 이에의해기존의단일층(single layer) 형성방법이아닌전기도금공정에의해자기제어방식으로이황화몰리브덴단일층이합성되도록하여, 저비용으로이황화몰리브덴단일층을용이하게구현할수 있으며, 균일도가개선되어대면적, 고품질의이황화몰리브덴단일층을제공할수 있으며, 트랜지스터재료에적용할수 있는이점이있다.

公开(公告)号：KR101548241B1

公开(公告)日：2015-08-28

申请号：KR1020130169387

申请日：2013-12-31

Applicant: (재)한국나노기술원

Inventor： 김동현 ,  고유민 ,  성호근 ,  윤홍민 ,  김창환 ,  박덕수

IPC: H01L21/20

Abstract: 본발명은반도체소자에관한것으로서,기판상에화합물반도체층이형성되는반도체소자의제조방법에있어서, 상기반도체소자에트렌치구조를형성하기위해패터닝된마스크를준비하는제1단계와, 상기화합물반도체층을상기패터닝된마스크를이용하여기판과화합물반도체층의계면까지에칭하여상기기판의표면이노출되도록하는제2단계와, 상기노출된기판을기판영역에서측면식각을이용하여상기기판과화합물반도체층의계면에서일정깊이로식각된 "凸" 형상의트렌치구조를형성하는제3단계를포함하여이루어지는것을특징으로하는트렌치구조를가진반도체소자의제조방법및 그에의한반도체소자를기술적요지로한다. 이에의해기판에트렌치구조를형성하여기판과화합물반도체층의계면에서일정깊이까지기판영역이제거된트렌치구조에의해기생경로를분리시킴으로반도체소자의항복전압을개선하는이점이있다.

公开(公告)号：KR101415635B1

公开(公告)日：2014-07-04

申请号：KR1020120156756

申请日：2012-12-28

Applicant: (재)한국나노기술원

Inventor： 성호근 ,  이근우 ,  최재원 ,  이병오 ,  박미림 ,  이희관 ,  신현범 ,  강호관 ,  고철기

IPC: H01L21/66 ,  G01R1/073

Abstract: The present invention relates to space transformer for a probe card. Subject matters of the present invention are a method of manufacturing a space transformer for a polymer-based probe card and the space transformer for a polymer-based probe card manufactured by the same. The method of manufacturing a space transformer for a probe card comprises the following steps. In a first step, a glass substrate is prepared. In a second step, a mask pattern layer for forming a via-hole is formed on the glass substrate. In a third step, a substrate via-hole is formed on the glass substrate according to a set pattern of the mask pattern layer. In a fourth step, a conductive material fills the via-hole. In a fifth step, a polymer substrate is formed on the glass substrate, and a metal interconnection electrode, which is electrically connected to the substrate via-hole, is formed on the polymer substrate. In a sixth step, a second polymer substrate is formed on top of the polymer substrate, on which the metal interconnection electrode is formed, and a polymer substrate via-hole, which is filled with the conductive material, is formed on the second polymer substrate. And in the seventh step, polymer substrates resulted from the fifth and sixth steps are alternately stacked, and the metal interconnection electrode formed on the polymer substrate is electrically connected with the polymer substrate via-hole. According to the present invention, a conventional multilayer ceramic simultaneous sintering process is not adopted, and deformation of the space transformer due to contractions and expansions is thus prevented. Furthermore, a manufacturing yield as well as productivity are improved and a manufacturing cost is reduced.

Abstract translation: 本发明涉及用于探针卡的空间变压器。 本发明的主题是制造用于基于聚合物的探针卡的空间变压器和由其制造的基于聚合物的探针卡的空间变压器的方法。 用于探针卡的空间变压器的制造方法包括以下步骤。 在第一步骤中，制备玻璃基板。 在第二步骤中，在玻璃基板上形成用于形成通孔的掩模图案层。 在第三步骤中，根据掩模图案层的设定图案在玻璃基板上形成基板通孔。 在第四步骤中，导电材料填充通孔。 在第五步骤中，在玻璃基板上形成聚合物基板，并且在聚合物基板上形成与基板通孔电连接的金属互连电极。 在第六步骤中，在形成有金属互连电极的聚合物基板的顶部上形成第二聚合物基板，并且在第二聚合物基板上形成填充有导电材料的聚合物基板通孔 。 在第七步骤中，由第五和第六步骤产生的聚合物基板交替堆叠，并且形成在聚合物基板上的金属互连电极与聚合物基板通孔电连接。 根据本发明，不采用常规的多层陶瓷同时烧结工艺，因此防止了由于收缩和膨胀引起的空间变压器的变形。 此外，制造成品率和生产率提高，制造成本降低。

公开(公告)号：KR1020140081202A

公开(公告)日：2014-07-01

申请号：KR1020120150720

申请日：2012-12-21

Applicant: (재)한국나노기술원

Inventor： 박형호 ,  황선용 ,  윤홍민 ,  신현범 ,  성호근 ,  강호관 ,  고철기

IPC: G03F7/26 ,  G03F7/11

CPC classification number: G03F7/0002 ,  B82Y30/00 ,  G03F7/11 ,  G03F7/2002 ,  H01L21/0274 ,  H01L21/288

Abstract: The present invention relates to a method for manufacturing a nano-patterned metal film. In terms of a method for manufacturing a nano-patterned metal film, the method for manufacturing a nano-patterned metal film using a nano-imprint lithography and a plating process comprises: a first step where a resin layer is formed on the upper layer of a substrate; a second step where nano-pattern is formed on the resin layer by an imprinting and a hardening process after locating a stamp for imprinting on the resin layer; a third step where a seed layer is vapour-deposited on the nano-patterned resin layer; a fourth step where a metal layer is formed on the seed layer by a plating process; and a fifth step where a nano-patterned metal film is produced by separating the seed and metal layers from the substrate after removing the resin layer. Hence, the present invention uses a nano-imprint lithography and a plating process which reduces cost and time for processing by simplifying the processes. Also, a nano-patterned metal film can simply be produced.

Abstract translation: 本发明涉及一种纳米图案化金属膜的制造方法。 关于纳米图案化金属膜的制造方法，使用纳米压印光刻法和电镀法制造纳米图案化金属膜的方法包括：第一步骤，在上层形成树脂层 底物; 第二步，其中在定影用于压印的印模在树脂层上之后通过压印和硬化处理在树脂层上形成纳米图案; 第三步骤，将种子层气相沉积在纳米图案化树脂层上; 第四步骤，通过电镀工艺在种子层上形成金属层; 以及第五步骤，其中通过在除去树脂层之后从晶片和金属层中分离晶种和金属层来制造纳米图案化的金属膜。 因此，本发明使用纳米压印光刻和电镀工艺，其通过简化工艺来降低处理的成本和时间。 此外，可以简单地制造纳米图案化金属膜。

公开(公告)号：KR101201262B1

公开(公告)日：2012-11-14

申请号：KR1020110049769

申请日：2011-05-25

Applicant: (재)한국나노기술원

Inventor： 성호근 ,  김신근 ,  이근우 ,  최재원 ,  이병오 ,  윤홍민 ,  임웅선 ,  이용수 ,  김진호 ,  고철기

IPC: H04R31/00 ,  H04R19/04 ,  H04R1/02

CPC classification number: H04R31/003 ,  H04R1/02 ,  H04R19/04

Abstract: PURPOSE: A vibrating membrane and a back plate of a capacitance type microphone based on a MEMS(Micro Electro Mechanical System) and a method for manufacturing the same are provided to prevent oxidation due to external humidity by forming an insulating layer on the vibrating membrane and the back plate. CONSTITUTION: A first insulation layer is formed on the upper part of a substrate(101). A vibrating membrane(102) forms a second insulation layer on the top of a first metal layer. A sacrificial layer for an air gap is formed on the upper part of the vibrating membrane. An external surface of the sacrificial layer is patterned by a photolithography process. A third insulation layer is formed on the upper part of the patterned sacrificial layer. A second metal layer is formed on the upper part of the third insulation layer. An upper conductive line is formed on the patterned second metal layer. A fourth insulating layer is formed on the upper part of a second metal layer. A back plate is obtained by the photolithography process. A sound inlet hole and a vibration hole are formed.

Abstract translation: 目的：提供一种基于MEMS（微机电系统）的电容式麦克风的振动膜和背板及其制造方法，以通过在振动膜上形成绝缘层来防止由于外部湿气引起的氧化， 背板。 构成：在基板（101）的上部形成第一绝缘层。 振动膜（102）在第一金属层的顶部上形成第二绝缘层。 在振动膜的上部形成用于气隙的牺牲层。 通过光刻工艺对牺牲层的外表面进行图案化。 在图案化牺牲层的上部形成第三绝缘层。 在第三绝缘层的上部形成有第二金属层。 在图案化的第二金属层上形成上导电线。 在第二金属层的上部形成第四绝缘层。 通过光刻工艺获得背板。 形成声音入口孔和振动孔。

公开(公告)号：KR1020110139853A

公开(公告)日：2011-12-30

申请号：KR1020100059924

申请日：2010-06-24

Applicant: (재)한국나노기술원

Inventor： 김신근 ,  성호근 ,  고철기

IPC: H04R19/04 ,  H04R31/00

CPC classification number: H04R19/04 ,  H04R31/006 ,  H04R2201/003

Abstract: PURPOSE: A capacitance type mems microphones using zeolite membrane and method for manufacturing the same are provided to easily adjust sensitivity by having a porous structure. CONSTITUTION: In a capacitance type mems microphones using zeolite membrane and method for manufacturing the same, a penetration hole(H) is formed in a substrate(100). A zeolite vibration plate(110) is formed on the substrate. The zeolite vibration plate covers the penetration hole. A bottom electrode(120) is formed in the silver zeolite vibration plate. An upper electrode(130) has a plurality of air injection holes(131).

Abstract translation: 目的：使用沸石膜的电容式mems麦克风及其制造方法可通过具有多孔结构容易地调整灵敏度。 构成：在使用沸石膜的电容式麦克风及其制造方法中，在基板（100）上形成贯通孔（H）。 在基板上形成沸石振动板（110）。 沸石振动板覆盖穿透孔。 在银沸石振动板中形成底部电极（120）。 上电极（130）具有多个空气喷射孔（131）。

公开(公告)号：KR1020180034757A

公开(公告)日：2018-04-05

申请号：KR1020160123800

申请日：2016-09-27

Applicant: (재)한국나노기술원

Inventor： 성호근 ,  이희관 ,  이근우 ,  이기정 ,  전진국

IPC: G01R1/067 ,  G01R31/28 ,  G01R3/00

CPC classification number: G01R1/067 ,  G01R1/06711 ,  G01R1/0735 ,  G01R3/00 ,  G01R31/2886

Abstract: 본발명은반도체소자테스트용플렉시블컨택터에관한것으로서, 반도체소자의단자와검사장비의검사회로기판사이에서전기적으로접속되어반도체소자를테스트하는컨택터에있어서, 상기반도체소자의단자에대응되는위치에소정깊이의보상공간부가복수개로형성된플렉시블기판및 상기보상공간부상단에위치되고외측부는상기플렉시블기판상에서지지되어, 상기반도체소자의단자의접촉압력을분산시키도록형성된전기접촉부를포함하여이루어진것을특징으로하는스트로크보상이가능한반도체소자테스트용플렉시블컨택터및 그제조방법을기술적요지로한다. 이에의해플렉시블기판내에보상공간부를형성하고, 상기보상공간부상측에전기접촉부가지지되도록형성하여, 제조방법이간단하며, 반도체소자의단자와의접촉압력을균형적으로분산시켜스트로크보상이가능하여반도체소자테스트시 신뢰성을향상시키고반도체소자를보호하는이점이있다.

Abstract translation: 一种用于测试半导体器件的接触器，所述半导体器件电连接在半导体器件的端子和检查设备的检查电路板之间，所述接触器包括： 并且，在柔性基板上设置有电气接触部，该电气接触部被支撑在柔性基板上并形成为分散半导体元件的端子的接触压力， 本发明涉及一种用于测试能够行程补偿的半导体器件的柔性接触器及其制造方法。 形成在由柔性基板的补偿空间的部分，并且形成为使得没有电接触，以补偿空间部侧，而且生产过程简单，并且由半导体元件的端子之间的接触压力分布到平衡可能冲程补偿半导体元件 这具有提高测试和保护半导体器件可靠性的优点。

公开(公告)号：KR101775982B1

公开(公告)日：2017-09-08

申请号：KR1020150182202

申请日：2015-12-18

Applicant: (재)한국나노기술원

Inventor： 임웅선 ,  성호근 ,  신현범 ,  허은진 ,  김신근

IPC: H01B13/00 ,  H01B5/12 ,  H01B5/14

Abstract: 본발명은은 나노와이어를이용한나노패턴메탈메쉬구현공정방법및 이를이용한하이브리드메탈메쉬에관한것으로서, 상기방법은, 기판상에은 나노와이어를분산하고, 제1 임프린트레진을이용하여상기은 나노와이어의패턴을본 뜨는패턴형성단계; 상기제1 임프린트레진에형성된상기패턴을제2 임프린트레진으로찍어내상기패턴을포함한메탈몰드를형성하는단계; 및제3 임프린트레진을포함한투명기판상에, 상기메탈몰드의상기패턴을찍어패턴을형성하고, 스퀴징(Squeezing) 및열 경화(Thermal Curing) 공정을거쳐메탈메쉬를형성하는단계를포함한다.

公开(公告)号：KR101775979B1

公开(公告)日：2017-09-08

申请号：KR1020150187624

申请日：2015-12-28

Applicant: (재)한국나노기술원

Inventor： 박범두 ,  성호근 ,  이근우 ,  이병오 ,  임웅선 ,  이동근

IPC: H01L29/06 ,  H01L29/66 ,  H01L21/761 ,  H01L21/027 ,  H01L21/3065 ,  H01L21/306

Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.

公开(公告)号：KR1020170077924A

公开(公告)日：2017-07-07

申请号：KR1020150187624

申请日：2015-12-28

Applicant: (재)한국나노기술원

Inventor： 박범두 ,  성호근 ,  이근우 ,  이병오 ,  임웅선 ,  이동근

IPC: H01L29/06 ,  H01L29/66 ,  H01L21/761 ,  H01L21/027 ,  H01L21/3065 ,  H01L21/306

Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.

Abstract translation: 本发明涉及能够防止早期击穿电压的p-n结半导体器件及其制造方法。 根据本发明的能够防止早期击穿电压的p-n结半导体器件包括：衬底; 以及半导体操作层，层叠在所述基板上，其中，所述pn结的预定高度形成在所述半导体操作层的预定部分上，所述突出部分的边缘表面由竖直平面形成，并且所述上半部分是曲面 或者上表面或上表面的上半部分，上表面的下半部分由曲面或倾斜面形成。 根据本发明，由于半导体器件的边缘部分形成为半弯曲或倒角形状，所以与体区域相比，半导体器件的边缘表面上的耗尽层的厚度相对减小 可以抑制半导体器件的早期击穿电压。 另外，由于形成在半导体元件的边缘部分上的倾斜表面具有5至10度的半径，因此可以提供具有优异可靠性的半导体器件，例如改善电流崩塌现象， 我会的。