Abstract:
본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것이다. 본 발명은 기판; 상기 기판 상에 위치하며, 결정화 유도 금속을 이용하여 결정화되고, 소오스/드레인 영역 및 채널 영역을 포함하는 반도체층; 상기 반도체층 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 및 상기 층간 절연막 상에 위치하며, 상기 반도체층의 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층은 상기 반도체층의 양측 에지부에 위치하는 제 1 게터링 사이트 및 상기 제 1 게터링 사이트와 이격되어 위치하는 제 2 게터링 사이트를 포함하는 것을 특징으로 하는 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치를 제공한다. 게터링, 박막트랜지스터
Abstract:
본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것이다. 본 발명은 기판; 상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층; 상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 및 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치를 제공한다. 게이트-바디 콘택
Abstract:
PURPOSE: An organic light emitting display device and a fabricating method of the same are provided to form a semiconductor layer including a polycrystalline silicon layer by crystallizing an amorphous silicon layer through a metallic catalyst. CONSTITUTION: A substrate(100) comprises an TFT area and a capacitor region. A buffer layer(110) is located on the substrate. The semiconductor pattern is crystallized by using metallic catalyst on the TFT area. A gate insulating layer(130) is located on the substrate including a semiconductor layer pattern. The gate electrode(140) corresponds to a certain area of the semiconductor pattern. A capacitor lower electrode(145) is located in the capacitor region. An inter-layer insulating film(150) is located on the substrate. A part of source / drain electrodes(160a,160b) is connected to the semiconductor layer pattern.
Abstract:
PURPOSE: A thin film transistor is provided to perform a gate-body contact thin film transistor without extension of a body contact region in a semiconductor layer. CONSTITUTION: A thin film transistor includes a substrate(100), a semiconductor layer(102), a gate insulation film(104), a silicon film(106), a gate electrode(108), an interlayer insulation film(110), a source electrode(112a), and a drain electrode(112b). The semiconductor layer is positioned on the substrate, and includes a channel region, a source region, a drain region, and a body contact region. The gate insulation film is positioned on the semiconductor layer, and exposes the body contact region. The silicon film is positioned on the gate insulation film. The gate electrode is positioned on the silicon film. The interlayer insulation film is positioned on the gate electrode.
Abstract:
A thin film transistor is provided to use the source/drain electrode material layer as a gettering site to simplify the process and remove the metallic catalyst remaining in the channel region of the semiconductor layer. A thin film transistor comprises a substrate(100), a gate electrode(120), a gate insulating layer(130), a semiconductor layer(185), and a source/drain electrode. The gate electrode is located on surface substrate. The gate insulating layer is located on the surface of the gate electrode. The semiconductor layer is located on the surface of the gate insulating layer. The semiconductor layer is crystallized by using the metallic catalyst. The source/drain electrode is located on the surface of the above semiconductor layer. The source/drain electrode is electrically connected to the source/drain region. Within the above semiconductor laminar area of the lower part of the source/drain electrode, the metal silicide of the metallic catalyst and the other metal or the other metal as described above is formed from the surface of the above semiconductor layer to the constant depth.
Abstract:
본 발명은 반도체층에 잔존하는 결정화를 위한 금속 촉매의 양을 감소시켜 누설 전류 특성 및 박막트랜지스터의 전기적 특성을 향상시킬 수 있는 박막트랜지스터, 그의 제조방법, 이를 구비한 유기전계발광표시장치 및 그의 제조방법에 관한 것이다. 본 발명은 기판; 상기 기판 상에 위치하며, 채널 영역 및 소스/드레인 영역을 포함하는 반도체층; 상기 반도체층의 채널 영역에 대응되게 위치하는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막; 상기 반도체층의 채널 영역 이외의 영역에 대응하는 상기 반도체층의 상부 또는 하부에 상기 게이트 전극과 이격되어 위치하며, 상기 게이트 전극과 동일 물질로 이루어진 금속층, 금속 실리사이드층, 또는 이들의 이중층; 및 상기 반도체층의 소스/드레인 영역에 전기적으로 연결되는 소스/드레인 전극을 포함하는 박막트랜지스터를 제공하는 특징으로 한다. 게터링, 박막트랜지스터
Abstract:
본 발명은 박막트랜지스터, 그의 제조 방법, 이를 구비한 유기전계발광표시장치, 및 그의 제조 방법에 관한 것이다. 기판; 상기 기판 상에 위치하고, 채널 영역 및 소오스/드레인 영역을 포함하며, 금속 촉매를 이용하여 결정화된 반도체층; 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 게이트 전극과 상기 반도체층 사이에 위치하는 게이트 절연막; 및 상기 반도체층의 소오스/드레인 영역에 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층의 채널 영역에는 상기 반도체층의 표면에서부터 수직방향으로 150Å 내에 상기 금속 촉매의 농도가 0초과 내지 6.5×E17 atoms/㎤ 이하로 존재하는 것을 특징으로 하는 박막트랜지스터, 그의 제조 방법, 이를 구비하는 유기전계발광표시장치, 및 그의 제조 방법에 관한 것이다. 채널 영역, 금속 촉매, 농도
Abstract:
A thin film transistor, a method for manufacturing the same, and an organic electro luminescent display comprising the same are provided to prevent a leakage current by removing a metal catalyzer remaining on a channel region of a semiconductor layer. A semiconductor layer(202) is located on a substrate(200) and includes a channel region(202C), source/drain regions(202S,202D), and an edge region. The edge region is formed on the channel region and the source/drain regions and includes a first impurity. A gate dielectric(204) insulates the semiconductor layer. A gate electrode(207) is insulated from the semiconductor layer by the gate dielectric. Source/drain electrodes(215S,215D) are electrically connected to the semiconductor layer. The first impurity is phosphorus. A wiring part is formed through contact holes(213S,213D) exposing the source/drain regions and the edge region. The wiring part is the source/drain electrode.
Abstract:
A method of crystallizing a silicon layer and a method of manufacturing a TFT, the method of crystallizing a silicon layer including forming a catalyst metal layer on a substrate; forming a catalyst metal capping pattern on the catalyst metal layer; forming a second amorphous silicon layer on the catalyst metal capping pattern; and heat-treating the second amorphous silicon layer to form a polycrystalline silicon layer.