-
公开(公告)号：KR101049810B1
公开(公告)日：2011-07-15
申请号：KR1020080137240
申请日：2008-12-30
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50 , H05B33/02
Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치에 관한 것으로, 기판; 제 1 금속촉매 결정화 영역으로 이루어진 채널영역 및 제 1 금속촉매 결정화영역과 제 2 금속촉매 결정화 영역을 포함하는 소스/드레인 영역으로 이루어진 반도체층; 상기 반도체층의 채널영역에 대응하게 위치하는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 콘택층을 통하여 상기 소스/드레인 영역과 전기적으로 각각 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터에 관한 것이다.
또한, 기판을 형성하고, 제 1 금속촉매 결정화 영역으로 이루어진 채널영역 및 제 1 금속촉매 결정화영역과 제 2 금속촉매 결정화 영역을 포함하는 소스/드레인 영역으로 이루어진 반도체층을 형성하고, 상기 반도체층의 채널영역에 대응하게 위치하는 게이트 전극을 형성하고, 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하고, 상기 소스/드레인 영역과 전기적으로 각각 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막트랜지스터의 제조방법에 관한 것이다.
SGS 결정화, 박막트랜지스터Abstract translation: 本发明涉及一种薄膜晶体管及其制造方法以及包括该薄膜晶体管的有机发光显示器。 包括沟道区的半导体层，所述沟道区包括第一金属催化剂结晶区和包括第一金属催化剂结晶区和第二金属催化剂结晶区的源极/漏极区; 栅电极，其对应于半导体层的沟道区而定位; 位于所述半导体层和所述栅电极之间以使所述半导体层与所述栅电极绝缘的栅绝缘层; 以及源电极/漏电极，与栅电极电绝缘并通过接触层电连接到源/漏区。
-
公开(公告)号：KR1020110017248A
公开(公告)日：2011-02-21
申请号：KR1020090074817
申请日：2009-08-13
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50
CPC classification number: H01L27/1214 , H01L21/02422 , H01L21/02488 , H01L21/02532 , H01L21/02667 , H01L27/1281 , H01L27/1285 , H01L27/3262 , H01L29/41733 , H01L29/42384 , H01L29/458 , H01L29/66757 , H01L21/02304
Abstract: PURPOSE: A thin transistor manufacturing method and an organic light emitting display device manufacturing method are provided to implement the effective crystallization by forming a metal layer directly on the amorphous silicon layer pattern. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). A semiconductor layer(120) is formed on the buffer layer. The source/drain electrode is formed on the semiconductor layer. The source/drain electrode is patterned to be corresponding to the source/drain areas(120a, 120b) of the semiconductor layer.
Abstract translation: 目的：提供薄晶体管制造方法和有机发光显示装置制造方法，以通过在非晶硅层图案上直接形成金属层来实现有效结晶。 构成：在衬底（100）上形成缓冲层（110）。 半导体层（120）形成在缓冲层上。 源极/漏极形成在半导体层上。 源极/漏极被图案化以对应于半导体层的源极/漏极区域（120a，120b）。
-
公开(公告)号：KR1020100003935A
公开(公告)日：2010-01-12
申请号：KR1020080064000
申请日：2008-07-02
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H05B33/26 , H01L51/50
CPC classification number: H01L29/78675 , H01L27/1248 , H01L27/1285 , H01L27/3262 , H01L29/66757 , H01L29/42384 , H01L21/02667 , H01L21/2022 , H01L21/326 , H01L27/1214
Abstract: PURPOSE: A thin film transistor, a method for manufacturing the same, and an organic light emitting display device including the same are provided to prevent an arc while applying an electric field to an amorphous silicon layer. CONSTITUTION: A thin film transistor includes a substrate(100), a buffer layer(110), a semiconductor layer(120), and a gate insulation layer(130). The buffer layer and the semiconductor layer are successively arranged on the substrate. The gate insulation layer is positioned on the semiconductor layer and has a hole. A gate electrode is positioned on the gate insulation layer. An interlayer insulation layer(150) is positioned over the substrate including the gate electrode. A source/drain electrode is positioned on the interlayer insulation layer, is insulated from the gate electrode, and is partially connected to the semiconductor layer through a contact hole.
Abstract translation: 目的：提供一种薄膜晶体管，其制造方法和包括该薄膜晶体管的有机发光显示装置，以在向非晶硅层施加电场的同时防止电弧。 构成：薄膜晶体管包括衬底（100），缓冲层（110），半导体层（120）和栅极绝缘层（130）。 缓冲层和半导体层依次配置在基板上。 栅极绝缘层位于半导体层上并具有孔。 栅电极位于栅极绝缘层上。 层间绝缘层（150）位于包括栅电极的衬底上。 源极/漏极位于层间绝缘层上，与栅电极绝缘，并通过接触孔部分地连接到半导体层。
-
公开(公告)号：KR1020090081965A
公开(公告)日：2009-07-29
申请号：KR1020080008159
申请日：2008-01-25
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50
CPC classification number: H01L29/458 , H01L21/02488 , H01L21/02532 , H01L21/02672 , H01L27/1277 , H01L29/66765 , H01L27/1214
Abstract: A thin film transistor is provided to use the source/drain electrode material layer as a gettering site to simplify the process and remove the metallic catalyst remaining in the channel region of the semiconductor layer. A thin film transistor comprises a substrate(100), a gate electrode(120), a gate insulating layer(130), a semiconductor layer(185), and a source/drain electrode. The gate electrode is located on surface substrate. The gate insulating layer is located on the surface of the gate electrode. The semiconductor layer is located on the surface of the gate insulating layer. The semiconductor layer is crystallized by using the metallic catalyst. The source/drain electrode is located on the surface of the above semiconductor layer. The source/drain electrode is electrically connected to the source/drain region. Within the above semiconductor laminar area of the lower part of the source/drain electrode, the metal silicide of the metallic catalyst and the other metal or the other metal as described above is formed from the surface of the above semiconductor layer to the constant depth.
Abstract translation: 提供薄膜晶体管以使用源极/漏极材料层作为吸杂位点来简化工艺并除去残留在半导体层的沟道区域中的金属催化剂。 薄膜晶体管包括基板（100），栅极电极（120），栅极绝缘层（130），半导体层（185）和源极/漏极电极。 栅电极位于表面基板上。 栅极绝缘层位于栅电极的表面上。 半导体层位于栅绝缘层的表面上。 通过使用金属催化剂使半导体层结晶。 源极/漏极位于上述半导体层的表面上。 源/漏电极电连接到源/漏区。 在源极/漏极的下部的上述半导体层片区域内，如上所述，金属催化剂的金属硅化物和其它金属或其它金属由上述半导体层的表面形成为恒定的深度。
-
公开(公告)号：KR101084235B1
公开(公告)日：2011-11-16
申请号：KR1020090124723
申请日：2009-12-15
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L21/324 , H01L29/786 , G02F1/13
CPC classification number: H01L21/02532 , H01L21/02667 , H01L21/67259 , H01L21/68 , H01L21/6838
Abstract: 본 발명은 비정질 실리콘을 다결정 실리콘으로 결정화하기 위한 비정질 실리콘 결정화 장치에 관한 것으로, 비정질 실리콘층을 포함하는 기판 상에 구비된 도전성 박막에 일정 전원전압을 인가하여 주울(joule) 열을 발생시킴으로써, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 비정질 실리콘 결정화 장치에 있어서, 기판의 크기에 상관없이 동일 설비로 상기 기판 상에 형성된 비정질 실리콘을 결정화할 수 있는 비정질 실리콘 결정화 장치에 관한 것이다.
본 발명은 공정 챔버; 상기 공정 챔버의 하측에 위치하는 기판 홀더; 상기 공정 챔버의 상측에 위치하며, 제 1 전극 및 상기 제 1 전극과 상이한 극성을 가지는 제 2 전극을 포함하는 전원전압 인가부; 및 상기 제 1 전극과 제 2 전극 사이의 거리를 조절하기 위한 제어부를 포함하는 비정질 실리콘 결정화 장치에 관한 것이다.
비정질 실리콘 결정화 장치, 주울 열-
Patent Agency Ranking
公开(公告)号：KR101056427B1
公开(公告)日：2011-08-11
申请号：KR1020090074817
申请日：2009-08-13
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50
CPC classification number: H01L27/1214 , H01L21/02422 , H01L21/02488 , H01L21/02532 , H01L21/02667 , H01L27/1281 , H01L27/1285 , H01L27/3262 , H01L29/41733 , H01L29/42384 , H01L29/458 , H01L29/66757
Abstract: 본 발명은 박막트랜지스터 및 유기전계발광표시장치의 제조방법에 관한 것으로써, 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층 패턴을 형성하고, 상기 기판 전면에 걸쳐 소스/드레인 전극용 금속막을 형성하고, 상기 소스/드레인 전극용 금속막에 전계를 인가하여, 상기 비정질 실리콘층 패턴을 결정화하여 반도체층으로 형성하고, 상기 소스/드레인 전극용 금속막을 패터닝하여, 상기 반도체층과 연결되는 소스/드레인 전극을 형성하고, 상기 기판 전면에 걸쳐 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 위치하며, 상기 반도체층과 대응되는 게이트 전극을 형성하고, 상기 기판 전면에 걸쳐 보호막을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법에 관한 것이다. 또한, 상기 박막트랜지스터를 포함하는 유기전계발광표시장치에 관한 것이다.
줄열 결정화, 다결정 실리콘층Abstract translation: 本发明涉及薄膜晶体管和用于制造有机发光显示装置的方法，其包括：提供衬底;在衬底上形成缓冲层;在缓冲层上形成非晶硅层图案; 形成用于源极/漏极电极的金属膜，向用于源极/漏极电极的金属膜施加电场，使非晶硅层图案结晶以形成半导体层，图案化用于源极/ 形成与半导体层连接的源极/漏极电极，在基板的整个表面上形成栅极绝缘膜，在栅极绝缘膜上形成与半导体层对应的栅极电极， 以及制造薄膜晶体管的方法。 此外，本发明涉及包括该薄膜晶体管的有机发光显示装置。
-
公开(公告)号：KR101041139B1
公开(公告)日：2011-06-13
申请号：KR1020080109044
申请日：2008-11-04
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50
CPC classification number: H01L27/1285
Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로써, 화소부와 배선부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 상기 화소부에 위치하는 게이트 전극 및 상기 배선부에 위치하는 게이트 배선; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 전극 상에 위치하는 반도체층; 상기 반도체층과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 게이트 배선 상에는 금속패턴이 위치하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
또한, 화소부와 배선부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 상기 화소부에 위치하는 게이트 전극 및 상기 배선부에 위치하는 게이트 배선; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 전극 상에 위치하는 반도체층; 상기 반도체층과 전기적으로 연결되는 소오스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 절연막; 및 상기 절연막 상에 위치하고, 상기 소오스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 게이트 배선 상에는 금속패턴이 위치하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.
박막트랜지스터, 결정화Abstract translation: 本发明涉及一种薄膜晶体管及其制造方法以及具有该薄膜晶体管的有机发光显示装置，包括：包括像素部分和布线部分的基板; 设置在衬底上的缓冲层; 位于所述缓冲层上并位于所述栅电极和位于所述像素部分中的所述布线部分上的栅极布线; 设置在衬底的整个表面上的栅极绝缘层; 位于栅电极上的半导体层; 并且，与半导体层电连接的源电极/漏电极及其制造方法，其中，金属图案设置在栅极布线上。
-
公开(公告)号：KR101002665B1
公开(公告)日：2010-12-21
申请号：KR1020080064002
申请日：2008-07-02
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50
CPC classification number: H01L21/02532 , H01L21/02667 , H01L27/124 , H01L27/1248 , H01L27/1281 , H01L27/3262
Abstract: 본 발명의 박막트랜지스터는 기판, 기판 상에 위치하는 버퍼층, 버퍼층 상에 위치하는 반도체층, 반도체층 상에 위치하는 게이트 절연막, 게이트 절연막 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 전면에 걸쳐 위치하는 층간절연막, 게이트 전극과 절연되며 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함한다. 소스/드레인 전극과 반도체층 사이에는 게이트 전극과 동일한 게이트 전극용 금속막이 위치한다.
본 발명의 유기전계발광표시장치는 기판, 기판 상에 위치하는 버퍼층, 버퍼층 상에 위치하는 반도체층, 반도체층 상에 위치하는 게이트 절연막, 게이트 절연막 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 전면에 걸쳐 위치하는 층간절연막, 게이트 전극과 절연되며 반도체층과 전기적으로 연결되는 소스/드레인 전극, 소스/드레인 전극상에 위치하는 보호막, 소스/드레인 전극과 전기적으로 연결되는 제1 전극, 유기막층 및 제2 전극을 포함한다. 소스/드레인 전극과 반도체층 사이에는 게이트 전극과 동일한 게이트 전극용 금속막이 위치한다.
결정화, 줄 열(Joule heating)-
公开(公告)号：KR1020100100187A
公开(公告)日：2010-09-15
申请号：KR1020090018928
申请日：2009-03-05
Applicant: 삼성모바일디스플레이주식회사
Inventor： 이길원 , 이기용 , 서진욱 , 양태훈 , 박병건 , 리사첸코,막심 , 안지수 , 김영대 , 윤상연 , 박종력 , 최보경 , 정윤모 , 정민재 , 홍종원 , 나흥열 , 강유진 , 장석락
IPC: H01L21/205
CPC classification number: H01L21/02532 , H01L21/02422 , H01L21/02488 , H01L21/02592 , H01L21/0262 , H01L21/02672 , H01L27/1277 , H01L29/66757
Abstract: PURPOSE: A polycrystalline silicon manufacturing is provided to improve the charge mobility of crystallized polycrystalline silicon layer by using hydrogen gas as the carrier gas during forming the amorphous silicon layer. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). An amorphous silicon layer(120) is formed on the buffer layer. A capping layer(130) is formed on the amorphous silicon layer. A crystallization guiding metal layer(140) is formed by depositing the crystallization guiding metal on the capping layer.
Abstract translation: 目的：提供多晶硅制造，以在形成非晶硅层期间通过使用氢气作为载气来提高结晶多晶硅层的电荷迁移率。 构成：在衬底（100）上形成缓冲层（110）。 在缓冲层上形成非晶硅层（120）。 在非晶硅层上形成覆盖层（130）。 结晶导向金属层（140）通过将结晶引导金属沉积在覆盖层上而形成。
-
公开(公告)号：KR1020100078861A
公开(公告)日：2010-07-08
申请号：KR1020080137240
申请日：2008-12-30
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50 , H05B33/02
CPC classification number: H01L21/02488 , H01L21/02304 , H01L21/02532 , H01L21/02672 , H01L21/3205 , H01L27/1277 , H01L27/1281 , H01L29/66757 , H01L29/66765 , H01L29/78696
Abstract: PURPOSE: A thin layer transistor, a manufacturing method thereof, and an organic electronic light emitting display device for including the same are provided to reduce contact resistance by arranging the patterned second metallic catalyst crystallization area between the first metallic catalyst crystallization area and source/drain electrode. CONSTITUTION: A semiconductor layer is formed on a substrate(100). The semiconductor layer is composed of a first metallic catalyst crystallization area(160), source/drain areas(190a,190b) including the second metallic catalyst crystallization area(170). A gate electrode(120) is opposite to the channel area of the semiconductor layer. A gate insulating layer is interposed between the semiconductor layer and gate electrode. The source/drain electrode is electrically connected through the contact layer to the source/drain area.
Abstract translation: 目的：提供一种薄层晶体管及其制造方法以及包含该薄膜晶体管的有机电子发光显示装置，以通过将图案化的第二金属催化剂结晶区域设置在第一金属催化剂结晶区域和源极/漏极之间来降低接触电阻 电极。 构成：半导体层形成在基板（100）上。 半导体层由第一金属催化剂结晶区域（160），包括第二金属催化剂结晶区域（170）的源极/漏极区域（190a，190b）组成。 栅电极（120）与半导体层的沟道区相对。 栅极绝缘层插入在半导体层和栅电极之间。 源极/漏极电极通过接触层电连接到源极/漏极区域。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.022 seconds)
