-
公开(公告)号：KR1020120007902A
公开(公告)日：2012-01-25
申请号：KR1020100068684
申请日：2010-07-15
Applicant: 성균관대학교산학협력단
IPC: H01G4/33
Abstract: PURPOSE: An aluminum electrode for a thin high-capacity multi-layer film condenser and a manufacturing method thereof are provided to arrange an Al2O3 insulating layer by anodizing an aluminum layer after arranging the aluminum layer, thereby simplifying manufacturing processes by omitting insulating layer formation. CONSTITUTION: An aluminum substrate is prepared. An Al2O3 insulating layer is formed by anodizing the aluminum substrate with fixed thickness. An aluminum layer is arranged on the Al2O3 insulating layer. The Al2O3 insulating layer is additionally formed by anodizing the aluminum layer with fixed thickness. The Al2O3 insulating layer is arranged into a multilayer structure.
Abstract translation: 目的：提供一种用于薄型大容量多层膜冷凝器的铝电极及其制造方法，其在布置铝层之后通过阳极化铝层来布置Al2O3绝缘层，由此通过省略绝缘层形成来简化制造工艺。 构成：准备铝基板。 通过对具有固定厚度的铝基板进行阳极氧化来形成Al 2 O 3绝缘层。 在Al2O3绝缘层上设置铝层。 通过以固定厚度阳极氧化铝层另外形成Al 2 O 3绝缘层。 Al2O3绝缘层被布置成多层结构。
-
公开(公告)号：KR1020160145283A
公开(公告)日：2016-12-20
申请号：KR1020150081629
申请日：2015-06-10
Applicant: 성균관대학교산학협력단
Inventor： 박화선
Abstract: 커패시터구조체가개시된다. 커패시터구조체는서로이격된제1 와이어전극과제2 와이어전극, 제1 와이어전극과제2 와이어전극의표면을각각피복하는제1 유전막과제2 유전막및 제1 유전막과제2 유전막사이의공간을채우면서제1 유전막과제2 유전막의표면을피복하는대향전극을구비한다. 이러하커패시터구조체는다양한정전용량을갖는커패시터를구현할수 있다.
-
公开(公告)号：KR101491762B1
公开(公告)日：2015-02-11
申请号：KR1020140089854
申请日：2014-07-16
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 박막 증착 장치에 관한 것으로서, 기재가 로딩되는 기재 로딩부, 기재 로딩부에 결합되어 기재를 교번 이동시키는 기재 수송부, 및 기재 상에 박막을 증착하는 박막 증착부를 포함한다. 이때, 박막 증착부는 복수의 플라즈마 모듈을 포함하고, 각각의 플라즈마 모듈 사이에 배치되어 또는 하강하는 동작을 통해 서로 인접한 플라즈마 발생 모듈 하부의 공간을 연결 또는 차단시키는 격리부를 포함하며, 기재 수송부가 기재 로딩부를 교번 이동하여 기재상에 박막이 증착된다.
Abstract translation: 本发明涉及一种薄膜沉积装置。 用于薄膜的装置包括：基本材料装载单元，其中装载基本材料; 与基本材料装载单元结合的基本材料运输单元，交替地转移基础材料; 以及将薄膜沉积在基材上的薄膜沉积单元。 薄膜沉积单元包括多个等离子体模块和布置在每个等离子体模块之间的隔离单元，并且通过下降运动连接或阻挡彼此相邻的等离子体发生模块的下部。 当基本材料运输单元交替地传送基本材料装载单元时，薄膜沉积在基本材料上。
-
公开(公告)号：KR1020140087321A
公开(公告)日：2014-07-09
申请号：KR1020120157171
申请日：2012-12-28
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L33/644 , H01L33/502 , H01L33/60 , H01L33/62 , H01L33/642 , H01L2933/0075
Abstract: The present invention relates to an LED package and a manufacturing method thereof. According to one embodiment of the present invention, suggested is the LED package which includes a heat sink which includes a cavity groove on an upper side thereof and a plurality of heat radiation pins on a lower side thereof; an LED module body which is detachably inserted into the cavity groove and includes a receiving groove on an upper side thereof; an LED chip which is fixedly received in the receiving groove; and a transmitting material which fills the receiving groove, covers the LED chip, and transmits light from the LED chip. Also, suggested is the method for manufacturing the LED package.
Abstract translation: 本发明涉及LED封装及其制造方法。 根据本发明的一个实施例，提出的是LED封装，其包括散热器，该散热器在其上侧包括空腔凹槽，在其下侧包括多个散热销; LED模块体，其可拆卸地插入到所述空腔凹槽中，并且在其上侧包括接收槽; 固定地容纳在接收槽中的LED芯片; 以及填充接收槽的透射材料，覆盖LED芯片并透射来自LED芯片的光。 另外，建议制造LED封装的方法。
-
公开(公告)号：KR101220118B1
公开(公告)日：2013-01-11
申请号：KR1020110028644
申请日：2011-03-30
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 절연층의 전열성능과 열전달능력을 향상시키고, 박리강도를 향상시킨 방열 인쇄회로기판에 관한 것으로, 메탈층; 상기 메탈층의 일면에 접하는 절연층; 및 상기 절연층의 타면에 접하는 기판을 포함하여 구성되며, 상기 절연층에 접하는 상기 메탈층의 일면에는 다수의 요철이 형성되고, 상기 절연층의 일면이 상기 요철에 삽입 형성된 것을 특징으로 한다.
본 발명은, 절연층과 메탈층의 접촉면적을 넓힘으로써, 절연특성이 향상될 뿐만 아니라, 열전달 면적이 증가에 의하여 방열특성도 향상되는 효과가 있다.
또한, 절연층과 메탈층의 사이에 산화물층을 형성함으로써, 절연특성이 향상되는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR1020120110645A
公开(公告)日：2012-10-10
申请号：KR1020110028644
申请日：2011-03-30
Applicant: 성균관대학교산학협력단
Abstract: PURPOSE: A heat dissipating printed circuit board and a manufacturing method thereof are provided to improve an insulation property by forming an oxide layer between an insulating layer and a metal layer. CONSTITUTION: An aluminum foil to be used as a metal(110) is prepared. Concave grooves(112) with a predetermined depth are formed on a metal layer of an aluminum material which is prepared form surface unevenness. A surface area of the metal layer is broadened by forming a square concave groove. A wet etch process using a mask is used to form the concave groove having the predetermined depth. An etching mask material resist to an etchant is coated an aluminum surface. An oxide layer(114) is formed by oxidizing a surface of the metal layer having the concave groove. The oxide layer is formed between the metal layer and an insulating layer(120).
Abstract translation: 目的：提供散热印刷电路板及其制造方法，以通过在绝缘层和金属层之间形成氧化物层来提高绝缘性能。 构成：准备用作金属（110）的铝箔。 在由表面不均匀制成的铝材的金属层上形成具有预定深度的凹槽（112）。 通过形成方形凹槽来使金属层的表面积变宽。 使用使用掩模的湿蚀刻工艺来形成具有预定深度的凹槽。 对蚀刻剂抗蚀刻的蚀刻掩模材料涂覆有铝表面。 通过氧化具有凹槽的金属层的表面形成氧化物层（114）。 在金属层和绝缘层（120）之间形成氧化物层。
-
公开(公告)号：KR101181224B1
公开(公告)日：2012-09-10
申请号：KR1020110028187
申请日：2011-03-29
Applicant: 성균관대학교산학협력단
CPC classification number: H01L33/486 , H01L33/642 , H01L2924/0002 , H01L2933/0033 , H01L2933/0066 , H01L2924/00
Abstract: PURPOSE: An LED package and a manufacturing method thereof are provided to reduce a problem due to the generation of heat of an LED by minimizing the use of a wire and an adhesive while enhancing heat radiation efficiency. CONSTITUTION: A metallic board(10) in which an insulating plate(20) is combined is formed. A penetration hole(22) is formed on the insulating plate. An electrode(50) is formed by filling the penetration hole with metal. A cavity(12) is formed by eliminating a part of the metallic board. An LED chip(30) is formed within the cavity. The electrode is connected to the LED chip. The cavity is filled with sealing material by plating. Fluorescent material is dispersed to the sealing material.
Abstract translation: 目的：提供LED封装及其制造方法，以通过最小化使用导线和粘合剂同时提高散热效率来减少由于LED的发热而产生的问题。 构成：形成有绝缘板（20）组合的金属板（10）。 在绝缘板上形成贯通孔（22）。 电极（50）通过用金属填充贯通孔而形成。 通过去除金属板的一部分来形成空腔（12）。 在空腔内形成LED芯片（30）。 电极连接到LED芯片。 通过电镀填充密封材料。 将荧光材料分散到密封材料中。
-
公开(公告)号：KR101783112B1
公开(公告)日：2017-10-23
申请号：KR1020150181537
申请日：2015-12-18
Applicant: 성균관대학교산학협력단
Inventor： 서수정 , 박화선 , 박정갑 , 조영래 , 김태유 , 나영일 , 신진하 , 이정우 , 박정호 , 안병욱 , 백승빈 , 윤숙영 , 김선우 , 김석훈 , 박종환 , 송영일 , 신세희
Abstract: 적층커패시터가개시된다. 적층커패시터는제1 금속층및 이의일면상에배치된제1 유전체층을각각구비하는제1 박막구조체들및 이들과교대로적층되고각각제2 금속층및 이의일면상에배치된제2 유전체층구비하는제2 박막구조체들을구비하는커패시터적층구조체; 커패시터적층구조체의제1 및제2 측면상에각각배치되고제2 금속층들및 제1 금속층들과각각접촉하는제1 공통전극및 제2 공통전극을구비한다.
-
公开(公告)号：KR1020170100197A
公开(公告)日：2017-09-04
申请号：KR1020160022442
申请日：2016-02-25
Applicant: 성균관대학교산학협력단
Inventor： 박화선
Abstract: 수동소자내장을위한기판의 ESL/ESR 측정방법이개시된다. 수동소자내장을위한기판의 ESL/ESR 측정방법은수동소자의내장이가능한제1 테스트기판을이용하여상기수동소자가단락된경우의상기제1 테스트기판의제1 S 파라미터를측정하는단계; 수동소자의내장이가능한제2 테스트기판을이용하여상기수동소자가개방된경우의상기제2 테스트기판의제2 S 파라미터를측정하는단계; 수동소자가내장된제3 테스트기판을이용하여상기제3 테스트기판의제3 S 파라미터를측정하는단계; 및상기제1 내지제3 S 파라미터를이용하여상기제3 테스트기판의등가직렬저항(ESR)과등가직렬인덕턴스(ESL)를연산하는단계를포함한다.
Abstract translation: 公开了一种用于无源器件集成的衬底的ESL / ESR测量的方法。 嵌入式无源器件的基板的ESL / ESR测量方法包括测量的情况下的第1测试基板，其中使用所述第1测试基板无源元件段是内置的无源元件尽可能的第一参数S的步骤; 当使用能够结合无源元件的第二测试基板打开无源器件时，测量第二测试基板的第二S参数; 使用嵌入有无源元件的第三测试基板测量第三测试基板的第三S参数; 并且通过使用第一至第三S参数来计算第三测试基板的等效串联电阻（ESR）和等效串联电感（ESL）。
-
公开(公告)号：KR1020170073085A
公开(公告)日：2017-06-28
申请号：KR1020150181537
申请日：2015-12-18
Applicant: 성균관대학교산학협력단
Inventor： 서수정 , 박화선 , 박정갑 , 조영래 , 김태유 , 나영일 , 신진하 , 이정우 , 박정호 , 안병욱 , 백승빈 , 윤숙영 , 김선우 , 김석훈 , 박종환 , 송영일 , 신세희
Abstract: 적층커패시터가개시된다. 적층커패시터는제1 금속층및 이의일면상에배치된제1 유전체층을각각구비하는제1 박막구조체들및 이들과교대로적층되고각각제2 금속층및 이의일면상에배치된제2 유전체층구비하는제2 박막구조체들을구비하는커패시터적층구조체; 커패시터적층구조체의제1 및제2 측면상에각각배치되고제2 금속층들및 제1 금속층들과각각접촉하는제1 공통전극및 제2 공통전극을구비한다.
Abstract translation: 公开了一种层压电容器。 根据权利要求2的层状电容器，其包括第一金属层和包含其分别设置在所述表面上的第一电介质层的第一薄膜结构，以及这些和交替层叠与每个所述第二金属层和设置在其表面上一个第二电介质层 具有薄膜结构的电容器层压结构; 分别设置在电容器2 mitje叠层结构的第一侧上设置有第一公共电极和第二公共电极，每个与所述第二金属层和第一金属层接触。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.021 seconds)
