-
公开(公告)号：KR101143277B1
公开(公告)日：2012-05-08
申请号：KR1020090132916
申请日：2009-12-29
Applicant: 한국산업기술대학교산학협력단
Abstract: 본 발명은 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현상이 없도록 하기 위하여 비극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성 질화물 반도체 결정을 형성하되, 표면 질화층 및 고온의 완충층을 갖는 템플레이트(template) 층을 형성하여 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명의 일면에 따라 비극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 광소자 구조를 형성하는 반도체 소자의 제조 방법에서, 상기 템플레이트층을 형성하는 과정은, 상기 사파이어 기판의 표면을 질화 처리하여 질화층을 형성하는 과정, 상기 질화층 위에 질화물 반도체층을 형성하는 과정, 및 상기 질화물 반도체층 위에 GaN층을 형성하는 과정을 포함한다.
반도체 광소자, 비극성, 사파이어 기판, 템플레이트 층, LED-
公开(公告)号：KR102211209B1
公开(公告)日：2021-02-03
申请号：KR1020190062672
申请日：2019-05-28
Applicant: 한국산업기술대학교산학협력단
IPC: H01L29/778 , H01L29/66
Abstract: 본발명은질화알루미늄기반트랜지스터의제조방법에관한것으로서, 본발명의질화알루미늄(AlN) 기반의 HEMT 소자는, AlN 버퍼층을사용하되 GaN/AlN 계면에 AlGaN 조성변화층을삽입하여 2DHG(이차원정공가스)의생성정도를제거또는억제해 2DEG(이차원전자가스) 층에쿨롱끌림(Coulomb drag)의영향을감소시키고 2DEG(이차원전자가스)의이동도를향상시킬수 있다.
-
公开(公告)号：KR102110481B1
公开(公告)日：2020-05-13
申请号：KR1020190062673
申请日：2019-05-28
Applicant: 한국산업기술대학교산학협력단
IPC: H01L21/02 , H01L21/027
-
公开(公告)号：KR101715839B1
公开(公告)日：2017-03-14
申请号：KR1020150022050
申请日：2015-02-13
Applicant: 한국산업기술대학교산학협력단
IPC: H01L33/06
Abstract: DUV LED에있어서, 기판으로부터순차적으로적층된 N형화합물반도체층, 활성층, EBL(Electron Blocking Layer), P형화합물반도체층을가진 DUV LED에있어서, 활성층은세 개의양자우물층및 N형화합물반도체층으로부터세 개의양자우물층을감싸는제1 배리어층, 제2 배리어층, 제3 배리어층및 제4 배리어층을포함하며, 제2 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제2-A 배리어층을, 제3 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제3-A 배리어층을, 제4 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제4-A 배리어층을각 포함하되, 제2-A 배리어층의화합물조성은 AlGaN, 제3-A 배리어층의화합물조성은 AlGaN, 제4-A 배리어층의화합물조성은 AlGaN 이며, (여기서, 0
Abstract translation: 本发明涉及一种使用逐渐陷阱屏障的高效深紫外发光二极管（DUV LED）。 DUV LED包括：半导体层; 活性层 电子阻挡层（EBL）; 和p型化合物半导体层。 有源层包括：三个量子阱层; 以及从N型化合物半导体层包围三个量子阱层的第一阻挡层，第二阻挡层，第三势垒层和第四势垒层。 第二阻挡层形成为夹层结构，并且在其中心具有不同组成比的（2-A）第二阻挡层。 第三阻挡层形成为夹层结构，并且在其中心具有不同组成比的（3-A）第二阻挡层。 （4-A）第一阻挡层形成为夹层结构，并且在其中心具有不同的组成比。
-
公开(公告)号：KR101471425B1
公开(公告)日：2014-12-11
申请号：KR1020130054465
申请日：2013-05-14
Applicant: 한국산업기술대학교산학협력단
Abstract: 본발명은사파이어등의기판위에형성되는질화물반도체층사이에양자섬(Quantum Island)을삽입한후 저결함밀도를갖는질화물반도체층이재성장되도록한 템플레이트층을이용하여, 내부양자효율이향상된고품질반도체소자가제조될수 있는, 고품질반도체소자용기판의제조방법에관한것이다.
-
Patent Agency Ranking
公开(公告)号：KR101379341B1
公开(公告)日：2014-04-02
申请号：KR1020120058992
申请日：2012-06-01
Applicant: 한국산업기술대학교산학협력단
IPC: H01L33/22
Abstract: 본 발명은 사파이어 등의 기판 위에 질화물 반도체층과 마스크 패턴을 형성 후 질화물 반도체층을 다시 성장하기 전 또는 후에 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법에 관한 것이다.
-
公开(公告)号：KR101056422B1
公开(公告)日：2011-08-12
申请号：KR1020090047797
申请日：2009-05-29
Applicant: 한국산업기술대학교산학협력단
IPC: H01L33/20
Abstract: 본 발명은 낮은 순방향 전압에서도 광효율이 좋으며 전류를 분산시킬 수 있도록 p형 및 n형의 콘택 금속 전극의 구조를 핑거(finger) 타입으로 하여 최대한의 광 방출이 가능하면서 활성층에서 고른 온도 분포가 이루어지도록 한 발광 다이오드에 관한 것이다. 본 발명에 따른 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 사각 모양의 발광 다이오드는, 상기 n형 질화물 반도체층의 일부 가장자리에서 상기 n형 질화물 반도체층과 전기적으로 연결되는 n형 콘택 금속 전극을 형성하고, 상기 n형 질화물 반도체층의 상기 일부 가장자리를 제외한 상기 p형 질화물 반도체층 위에 투명 도전막을 형성한 후, 상기 투명 도전막 위의 일부 영역에 p형 콘택 금속 전극을 형성하며, 상기 n형 콘택 금속 전극은 상기 n형 질화물 반도체층의 장방향으로 일단에 위치한 제1 본딩 영역을 중심으로 좌우 대칭의 핑거 형태로 상기 n형 질화물 반도체층의 좌우 가장자리를 따라 일정 폭과 소정 길이로 연장되고, 상기 p형 콘택 금속 전극은 상기 제1 본딩 영역의 반대쪽에 상기 장방향으로 타단에 위치한 제2 본딩 영역의 안쪽 네크에서 단일 핑거 형태로 상기 제1 본딩 영역의 중심을 향하여 일정 폭과 소정 길이로 연장된 것을 특징으로 한다.
LED, p형 콘택 금속 전극 핑거, n형 콘택 금속 전극 핑거, EBL, MQWAbstract translation: 本发明具有良好的光效率即使在低的正向电压，而在接触金属型电极的结构，以分配在当前的p型和n在手指（手指）的类型可以是尽可能的光发射，即使在活性层的温度分布发生 到发光二极管。 具有在n型氮化物半导体层的边缘的一部分的n型氮化物半导体层和根据本发明的半导体层之间的p型氮化物有源层，n型的正方形形状的发光二极管与所述n型氮化物半导体层和电连接 和形成接触金属电极，形成透明在n型氮化物半导体的导电膜后，其特征在于比层以外的p型氮化物半导体层的边缘的一部分，在形成透明导电膜，在上部的部分中的p型接触金属电极与 的n型接触金属电极具有沿着所述第一右侧一端与所述n型氮化物半导体层的左右两侧与在左右对称边的中心的形式手指，位于预定的宽度和在所述n型氮化物半导体层的纵向方向上具有预定长度的接合面积 并且p型接触金属电极从第一接合区域延伸到位于纵向另一端的第二接合区域， 在颈部的内部，以形成朝向所述第一结合区域的中心的单个手指，并在预定宽度的所述伸展和预定的长度。
-
公开(公告)号：KR1020170105323A
公开(公告)日：2017-09-19
申请号：KR1020160028407
申请日：2016-03-09
Applicant: 한국산업기술대학교산학협력단
IPC: H01L29/06 , H01L33/22 , H01L33/12 , H01L31/0392 , H01L31/0352
CPC classification number: Y02E10/50
Abstract: 본발명은질화물반도체나노막대장치및 그제조방법에관한것이다. 또한, 본발명에따르면, 기판; 상기기판에형성된지지층; 상기지지층에형성된버퍼층; 및상기버퍼층에형성된나노막대층을포함하는질화물반도체나노막대장치및 그제조방법을제공하여사파이어기판전체에나노막대가제작될수 있어소자제작이용이하여종래기술에서제기된국소부위에만나노구조가제작되어소자로제작하기에어려운문제점을해결하였다.
Abstract translation: 本发明涉及一种氮化物半导体纳米棒和制造器件的方法。 此外，根据本发明， 形成在基板上的支撑层; 形成在支撑层上的缓冲层; 和小区域仅使在氮化物半导体纳米棒的装置和用于制造它的纳米棒在整个通过使用常规技术，包括形成在缓冲层上的纳米棒层产生的装置在蓝宝石基板制作提供一种方法，所提出的纳米结构化 由此解决作为设备难以制造的问题。
-
公开(公告)号：KR1020160100426A
公开(公告)日：2016-08-24
申请号：KR1020150022050
申请日：2015-02-13
Applicant: 한국산업기술대학교산학협력단
IPC: H01L33/06
CPC classification number: H01L33/06 , H01L2924/12041
Abstract: DUV LED에있어서, 기판으로부터순차적으로적층된 N형화합물반도체층, 활성층, EBL(Electron Blocking Layer), P형화합물반도체층을가진 DUV LED에있어서, 활성층은세 개의양자우물층및 N형화합물반도체층으로부터세 개의양자우물층을감싸는제1 배리어층, 제2 배리어층, 제3 배리어층및 제4 배리어층을포함하며, 제2 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제2-A 배리어층을, 제3 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제3-A 배리어층을, 제4 배리어층은샌드위치구조로형성되며, 그중앙에조성비를달리하는제4-A 배리어층을각 포함하되, 제2-A 배리어층의화합물조성은 AlGaN, 제3-A 배리어층의화합물조성은 AlGaN, 제4-A 배리어층의화합물조성은 AlGaN 이며, (여기서, 0
Abstract translation: 本发明涉及一种使用逐渐陷阱屏障的高效深紫外发光二极管（DUV LED）。 DUV LED包括：半导体层; 活性层 电子阻挡层（EBL）; 和p型化合物半导体层。 有源层包括：三个量子阱层; 以及从N型化合物半导体层包围三个量子阱层的第一阻挡层，第二阻挡层，第三势垒层和第四势垒层。 第二阻挡层形成为夹层结构，并且在其中心具有不同组成比的（2-A）第二阻挡层。 第三阻挡层形成为夹层结构，并且在其中心具有不同组成比的（3-A）第二阻挡层。 （4-A）第一阻挡层形成为夹层结构，并且在其中心具有不同的组成比。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.023 seconds)
