中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.017 seconds)

    ACTIVE DEVICES USING THREADS
    11.
    发明专利
    ACTIVE DEVICES USING THREADS 未知

    公开(公告)号：MY136302A

    公开(公告)日：2008-09-30

    申请号：MYPI20021594

    申请日：2002-04-30

    Applicant: IBM

    Inventor： SOLOMON PAUL M ,  SHAW JANE MARGARET ,  KAGAN CHERIE R ,  DIMITRAKOPOULOS CHRISTOS DIMITRIOS ,  NING TAK HUNG

    IPC: D02G3/44 ,  H01L29/06 ,  H01L29/786 ,  H01L41/08 ,  H01L41/113 ,  H01L51/00 ,  H01L51/05

    Abstract: ACTIVE DEVICES THAT HAVE EITHER A THREAD OR A RIBBON GEOMETRY. THE THREAD GEOMETRY INCLUDES SINGLE THREAD ACTIVE DEVICES (105,170,190) AND MULTIPLE THREAD DEVICES(50,90,100,120,140). SINGLE THREAD DEVICES HAVE A CENTRAL CORE (154,174,194) THAT MAY CONTAIN DIFFERENT MATERIALS DEPENDING UPON WHETHER THE ACTIVE DEVICE IS RESPONSIVE TO ELECTRICAL, LIGHT, MECHANICAL, HEAT, OR CHEMICAL ENERGY. SINGLE THREAD ACTIVE DEVICES INCLUDE FETS, ELECTRO-OPTICAL DEVICES, STRESS TRANSDUCERS, AND THE LIKE. THE ACTIVE DEVICES INCLUDE A SEMICONDUCTOR BODY (158,176,196) THAT FOR THE SINGLE THREAD DEVICES IS A LAYER ABOUT THE CORE OF THE THREAD. FOR THE MULTIPLE THREAD DEVICES, THE SEMICONDUCTOR BODY IS EITHER A LAYER(72,76,78,80) ON ONE OR MORE OF THE THREADS OR AN ELONGATED BODY(110,130) DISPOSED BETWEEN TWO OF THE THREADS. FOR EXAMPLE, A FET IS FORMED OF THREE THREADS, ONE (54,56) OF WHICH CARRIES A GATE INSULATOR LAYER AND A SEMICONDUCTOR LAYER AND THE OTHER TWO (58,60) OF WHICH ARE ELECTRICALLY CONDUCTIVE AND SERVE AS THE SOURCE AND DRAIN. THE SUBSTRATES OR THREADS ARE PREFERABLY FLEXIBLE AND CAN BE FORMED IN A FABRIC.FIGURE 1

    SELF-ALIGNED SEMICONDUCTOR CIRCUITS
    14.
    发明专利
    SELF-ALIGNED SEMICONDUCTOR CIRCUITS 未知

    公开(公告)号：DE3064247D1

    公开(公告)日：1983-08-25

    申请号：DE3064247

    申请日：1980-06-24

    Applicant: IBM

    Inventor： FETH GEORGE CLARENCE ,  NING TAK HUNG ,  TANG DENNY DUAN-LEE ,  WIEDMANN SIEGFRIED KURT ,  YU HWA NIEN

    IPC: H01L29/73 ,  H01L21/285 ,  H01L21/331 ,  H01L21/60 ,  H01L21/8226 ,  H01L27/02 ,  H01L27/082 ,  H01L21/82

    Abstract: Self-aligned semiconductor circuits and process for manufacturing the circuits in which a plurality of transistors (206, 208, 240; 206, 208, 242) is provided, the collector regions/contacts (240, 228; 242, 228) and the base regions/contacts (254, 252; 256, 252) being mutually self-aligned. In one embodiment, the collectors have conductive layer contacts (such as metal) and are self-aligned to polysilicon base contacts while in another embodiment the base contacts are comprised of a conductive (metal) layer while polysilicon is used for the collector contacts. The collectors (240, 242) of these transistors can be butted to a recessed field oxide (214) to reduce the extrinsic base area and to minimize excess charge storage in the base region (208). The base contacts, whether polysilicon or metal, etc., provide alternate base current paths so that the removal of the extrinsic base area does not adversely affect the total amount of base current which can flow.

    Messen von Biomolekülen und geladenen lonen in einem Elektrolyten
    15.
    发明专利
    Messen von Biomolekülen und geladenen lonen in einem Elektrolyten 未知

    公开(公告)号：DE112011100324B4

    公开(公告)日：2017-08-03

    申请号：DE112011100324

    申请日：2011-03-01

    Applicant: IBM

    Inventor： NING TAK HUNG ,  ZAFAR SUFI ,  DORMAN DONALD RICHARD

    IPC: G01N27/414

    Abstract: Sensor für Biomoleküle oder geladene Ionen, umfassend: ein Substrat; einen ersten Knoten, einen zweiten Knoten und einen dritten Knoten, die in dem Substrat angeordnet sind; ein Gate-Dielektrikum, das über dem Substrat, dem ersten Knoten, dem zweiten Knoten und dem dritten Knoten angeordnet ist; einen ersten Feldeffekttransistor (FET), wobei der erste FET ein Steuer-Gate, das auf dem Gate-Dielektrikum angeordnet ist, und den ersten Knoten und den zweiten Knoten umfasst; und einen zweiten FET, wobei der zweite FET eine Messoberfläche, die auf dem Gate-Dielektrikum angeordnet ist, und den zweiten Knoten und den dritten Knoten umfasst, wobei die Messoberfläche dafür aufgebaut ist, die Biomoleküle oder geladenen Ionen, die nachgewiesen werden sollen, spezifisch zu binden wobei der erste Knoten, der zweite Knoten und der dritte Knoten jeweils den gleichen Dotierungstyp aufweisen und das Substrat einen Dotierungstyp umfasst, der dem Dotierungstyp des ersten Knotens, des zweiten Knotens und des dritten Knotens entgegengesetzt ist.

    Complementary bipolar inverter
    17.
    发明专利
    Complementary bipolar inverter 未知

    公开(公告)号：GB2505612A

    公开(公告)日：2014-03-05

    申请号：GB201322170

    申请日：2012-04-15

    Applicant: IBM

    Inventor： CAI JIN ,  DENNARD ROBERT HEATH ,  HAENSCH WILFRIED E A ,  NING TAK HUNG

    IPC: H01L21/8228 ,  H01L21/84 ,  H01L27/082 ,  H01L27/12

    Abstract: An example embodiment is a complementary transistor inverter circuit. The circuit includes a semiconductor-on-insulator (SOI) substrate, a lateral PNP bipolar transistor fabricated on the SOI substrate, and a lateral NPN bipolar transistor fabricated on the SOI substrate. The lateral PNP bipolar transistor includes a PNP base, a PNP emitter, and a PNP collector. The lateral NPN bipolar transistor includes a NPN base, a NPN emitter, and a NPN collector. The PNP base, the PNP emitter, the PNP collector, the NPN base, the NPN emitter, and the NPN collector abut the buried insulator of the SOI substrate.

    SOI-CMOS-STRUKTUR MIT PROGRAMMIERBARER POTENTIALFREIER RÜCKPLATTE
    18.
    发明专利
    SOI-CMOS-STRUKTUR MIT PROGRAMMIERBARER POTENTIALFREIER RÜCKPLATTE 未知

    公开(公告)号：DE112010004414T5

    公开(公告)日：2012-12-06

    申请号：DE112010004414

    申请日：2010-11-02

    Applicant: IBM

    Inventor： NING TAK HUNG ,  CAI JIN ,  KHAKIFIROOZ ALI ,  DENNARD HEATH ROBERT ,  YAU JENG-BANG

    IPC: H01L21/84 ,  H01L27/12

    Abstract: SOI-CMOS-Strukturen mit mindestens einer programmierbaren elektrisch potentialfreien Rückplatte werden bereitgestellt. Jede elektrisch potentialfreie Rückplatte ist individuell programmierbar. Die Programmierung kann durch die Injektion von Elektronen in jede leitende potentialfreie Rückplatte durchgeführt werden. Die Löschung der Programmierung kann durchgeführt werden, indem die Elektronen aus der potentialfreien Rückplatte ausgetunnelt werden. Mindestens eines von zwei Mitteln kann die Programmierung der elektrisch potentialfreien Rückplatte durchführen. Die beiden Mittel umfassen Fowler-Nordheim-Tunneln und die Injektion energiereicher Elektronen unter Verwendung eines SOI-pFET. Die Injektion der energiereichen Elektronen unter Verwendung eines pFET kann mit einer sehr viel niedrigeren Spannung als die Injektion durch Tunnelelektroneninjektion durchgeführt werden.

    Eeprom having coplanar on-insulator fet and control gate
    19.
    发明专利
    Eeprom having coplanar on-insulator fet and control gate 未知

    公开(公告)号：IE970456A1

    公开(公告)日：1998-01-28

    申请号：IE970456

    申请日：1997-06-17

    Applicant: IBM

    Inventor： ACOVIC ALEXANDRE ,  NING TAK HUNG ,  SOLOMON PAUL MICHAEL

    IPC: H01L21/8247 ,  H01L27/115 ,  H01L27/12 ,  H01L29/423 ,  H01L29/788 ,  H01L29/792

    Abstract: An EEPROM device is described incorporating a field effect transistor and a control gate spaced apart on a first insulating layer, a second insulating layer formed over the field effect transistor and the control gate and a common floating gate on the second insulating layer over the channel of the field effect transistor and the control gate, the floating gate thus also forms the gate electrode of the field-effect transistor. The EEPROM devices may be interconnected in a memory array and a plurality of memory arrays may be stacked on upon another. The invention overcomes the problem of using a non-standard silicon-on-insulator (SOI) CMOS process to make EEPROM arrays with high areal density.

Patent Agency Ranking