11.
    发明专利
    未知

    公开(公告)号:DE10152922A1

    公开(公告)日:2003-05-15

    申请号:DE10152922

    申请日:2001-10-26

    Abstract: The invention concerns a nitride-based semiconductor component comprising a semiconductor body (1) whereon is deposited a contact metallization (4). The semiconductor body (1) is provided with a protective layer which optionally also covers partial zones of the contact metallization (4) and has a plurality of mutually juxtaposed recesses (2).

    18.
    发明专利
    未知

    公开(公告)号:DE10147791A1

    公开(公告)日:2003-04-10

    申请号:DE10147791

    申请日:2001-09-27

    Abstract: The invention relates to a method for the production of a nitride compound semiconductor based semiconductor element. In a first step of the inventive method, a semiconductor body (1) containing at least one nitride compound semiconductor is provided. A metal layer is applied to the surface (6) of the semiconductor body (1) in a second step. In a third step, the semiconductor body (1) is subsequently structured, whereby part of the metal layer (7) and parts of the semiconductor body (1) located thereunder are removed.

    Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement

    公开(公告)号:DE102017108422A1

    公开(公告)日:2018-10-25

    申请号:DE102017108422

    申请日:2017-04-20

    Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen angegeben. Das Verfahren umfasst die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1), wobei die Lotmetall-Schichtenfolge (2) eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung umfasst,C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3), wobei die Metallisierungs-Schichtenfolge (4) eine über dem Leiterrahmen (3) angeordnete vierte Schicht umfassend Indium und/oder Zinn und eine über der vierten Schicht (4a) angeordnete dritte Schicht (4c) umfassend Gold umfasst,E) Bildung einer intermetallische Zwischenschicht (6), die Gold und Indium, Gold und Zinn und/oder Gold, Zinn und Indium umfasst;G) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die intermetallische Zwischenschicht (6) auf den Leiterrahmen (3),H) Heizen der unter F) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3).

Patent Agency Ranking