-
公开(公告)号：CN101836519A
公开(公告)日：2010-09-15
申请号：CN200880113219.5
申请日：2008-10-09
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K3/4691 , H05K3/4602 , H05K3/4652 , H05K2201/055 , H05K2201/09127 , H05K2201/09536 , H05K2203/063 , H05K2203/308 , Y10T29/49124
Abstract: 提供一种刚挠性电路板(10)，由刚性基板(11、12)和与这些刚性基板(11、12)相互连接的挠性基板(13)构成，在挠性基板(13)上形成由弯曲部(130a至130h)构成的折叠部。并且，将包含该折叠部在内的挠性基板(13)容纳于刚性基板(11、12)之间。
-
公开(公告)号：CN101816068A
公开(公告)日：2010-08-25
申请号：CN200880102275.9
申请日：2008-08-05
Applicant: 揖斐电株式会社
CPC classification number: H01L23/49894 , H01L23/147 , H01L23/49822 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2924/00014 , H01L2924/01004 , H01L2924/01078 , H01L2924/15311 , H05K1/0271 , H05K3/0029 , H05K3/4602 , H05K3/4688 , H05K2201/0133 , H05K2201/0195 , H05K2201/068 , H05K2201/09536 , H05K2201/096 , H05K2203/063 , Y10T29/49165 , H01L2224/05599
Abstract: 提供一种内置有无机基板的、电阻较低的基板装载布线板。在多层积层布线板(100)上隔着低弹性树脂层(60)而设置硅基板(62)，在该硅基板(62)上设置有积层布线层(16、26)。多层积层布线板(100)的安装用导体焊盘(36b)与积层布线层(16、26)通过形成在硅基板(62)的贯通孔(64)内的通孔导体(74)相连接。不使用焊锡而是由该通孔导体(74)进行使硅基板(62)介于安装用导体焊盘(36b)与积层布线层(16、26)之间的连接，因此内部布线的电阻较低。
-
公开(公告)号：CN101340775B
公开(公告)日：2010-06-09
申请号：CN200710201020.5
申请日：2007-07-06
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
CPC classification number: H05K3/427 , H05K1/0393 , H05K1/181 , H05K3/4652 , H05K2201/0166 , H05K2201/043 , H05K2201/09536 , H05K2203/0264 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49156 , Y10T29/49165 , Y10T156/1052 , Y10T428/24273
Abstract: 一种软性电路板，其包括：至少两个覆铜板、至少一个位于相邻覆铜板之间的粘合层及至少一个通孔，所述通孔贯穿所述至少两个覆铜板与所述粘合层。所述软性电路板还包括至少一个镀铜膜，每个镀铜膜形成于所述至少一个通孔的侧壁且与所述软性电路板的外表面平齐，以使所述相邻覆铜板形成电连接。所述软性电路板的各通孔内均形成镀铜膜，且不在各覆铜板上形成镀铜膜，从而使软性电路板减少了镀铜膜，使软性电路板的弯折性能更好。本发明还提供了一种软性电路板的制造方法。
-
公开(公告)号：CN100563061C
公开(公告)日：2009-11-25
申请号：CN200580008014.7
申请日：2005-03-11
Applicant: 科马斯科普溶液器具公司
IPC: H01R12/04
CPC classification number: H05K1/0228 , H05K1/162 , H05K3/4626 , H05K3/4688 , H05K2201/09236 , H05K2201/09536 , H05K2201/09672
Abstract: 提供一种使印刷电路板(PCB)的每单位面积的补偿电容最大同时使PCB中的信号传输延迟最小的PCB。该PCB包括：具有第一介电常数(DK)的第一部分，在第一部分之上或者之下设置的具有低于第一介电常数的第二介电常数的第二部分，在第一部分中设置多个串扰补偿元件，在第二部分中设置多个电路元件。
-
公开(公告)号：CN100544559C
公开(公告)日：2009-09-23
申请号：CN200580007342.5
申请日：2005-03-09
Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司
IPC: H05K3/46
CPC classification number: H05K1/0222 , H05K1/0269 , H05K3/429 , H05K2201/09536 , H05K2201/09618 , H05K2201/09718 , H05K2201/09809
Abstract: 一种用于多层印刷板(PCB)的通孔传输线，其中波导通道由下列部分形成：一个信号通孔或多个信号通孔；由围绕该信号通孔或相应数目的耦合信号通孔的接地通孔、一组来自多层PCB导体层的接地板构成的组合体；以及间隙孔。在这种通孔传输线中，所述信号通孔或所述多个信号通孔形成了内导电边界，接地通孔和来自多层PCB导体层的接地板形成外导电边界，间隙孔提供了内导电边界与外导电边界的绝缘，并借助于预定间隙孔截面形状及尺寸而提供了通孔传输线的高性能的宽频带作用，其中间隙孔的截面形状是由外导电边界中接地通孔的排列确定的，而该间隙孔的尺寸则是根据如下方法来确定的，亦即，使得由通孔传输线的波导通道中的接地板形成的外导电边界的特殊波纹所引起的频率相关回波损耗减到最小。
-
Patent Agency Ranking
公开(公告)号：CN101472408A
公开(公告)日：2009-07-01
申请号：CN200810215911.0
申请日：2008-09-09
Applicant: 富士通株式会社
Inventor： 松井亚纪子
IPC: H05K3/46
CPC classification number: H05K3/4623 , H05K1/0237 , H05K3/429 , H05K2201/09063 , H05K2201/09536 , H05K2201/096 , H05K2201/1059 , H05K2203/063 , Y10T29/49126
Abstract: 本发明提供多层布线板及其制造方法。通过准备第一布线板、第二布线板以及连接片来制造多层布线板。第一布线板设有通路，该通路包括形成有导电膜的第一通孔。第二布线板设有形成在与第一通孔的位置基本匹配的位置处的第二通孔。连接片设有形成在与第一通孔和第二通孔的位置基本匹配的位置处的第三通孔。通过将连接片夹在第一布线板和第二布线板之间，将第一布线板和第二布线板叠置并用热和压力将它们接合到一起。
-
公开(公告)号：CN100505977C
公开(公告)日：2009-06-24
申请号：CN200610100201.4
申请日：1996-03-29
Applicant: 揖斐电株式会社
CPC classification number: H05K3/4661 , H05K3/0094 , H05K3/382 , H05K3/384 , H05K3/4602 , H05K2201/0129 , H05K2201/0195 , H05K2201/0209 , H05K2201/0212 , H05K2201/0347 , H05K2201/09536 , H05K2201/0959 , H05K2201/09881 , H05K2203/0773
Abstract: 提供了一种多层印刷电路板，在该电路板中，即使树脂绝缘层的厚度薄，表面也没有凹凸，也不会降低剥离强度，而且具有优良的分辨率、层间绝缘性或耐冷热冲击特性。所说的多层印刷电路板，由树脂绝缘层使上层和下层的导体电路进行电绝缘而形成，所述树脂绝缘层，由复合层构成，其中，下层为由难溶于酸或氧化剂的耐热性树脂形成的绝缘材料层，上层为由耐热性树脂形成的化学镀用的粘接剂层，根据需要，在下层的导体电路之间产生的凹面部分填充树脂以便使其表面与所述导体电路的表面处在同一平面上。
-
公开(公告)号：CN100504423C
公开(公告)日：2009-06-24
申请号：CN02122144.8
申请日：2002-05-31
Applicant: 三星电机株式会社
CPC classification number: G01R33/05 , G01C17/30 , H05K1/165 , H05K3/4602 , H05K3/4652 , H05K2201/086 , H05K2201/09536 , H05K2201/10416
Abstract: 揭示了一种使用印刷电路板制造技术的弱磁场传感器及其制造方法，它通过探测地球磁场以获得定位信息。该传感器包括：第一基板，其上和下表面形成第一驱动图案，以便该上面和下面的第一驱动图案彼此电连接；一对第一叠放板，被叠放在第一基板的上和下表面以及在其上形成彼此平行的磁性层并形成一定形状的图案；和一对第二叠放板，被叠放在这对第一叠放板的外表面，并形成电连接到第一基板的第一驱动图案的第二驱动图案以围绕磁性层，并形成围绕第一和第二驱动图案的拾取图案。
-
公开(公告)号：CN101295585A
公开(公告)日：2008-10-29
申请号：CN200810090553.5
申请日：2008-03-28
Applicant: 财团法人工业技术研究院
IPC: H01G4/30 , H01G4/35 , H05K1/16 , H05K1/18 , H05K1/03 , H01L23/00 , H01L23/498 , H01L23/64 , H01L23/66
CPC classification number: H05K1/162 , H01L2224/16225 , H01L2924/00011 , H01L2924/00014 , H05K1/112 , H05K3/429 , H05K3/4688 , H05K2201/0792 , H05K2201/09309 , H05K2201/09536 , H05K2201/09636 , H05K2201/10734 , H01L2224/0401
Abstract: 本发明公开了一种电容器、包含该电容器的电路板及集成电路承载基板，该电容器是为相关于降低电容器的等效串联电感(ESL)的线路结构。该电容器包括多个电极、一沿着该电容器的厚度方向从顶部电极延伸至底部电极的第一连通孔、及一沿着该电容器的厚度方向从顶部电极延伸至底部电极的第二连通孔。该电极包括一组第一电极及一组第二电极。该第一连通孔电性连接至该第一电极，且，该第二连通孔电性连接至该第二电极。该电容器尚包括一介于该第一连通孔及该第二连通孔之间的额外连通孔。该额外连通孔的长度短于第一连通孔及第二连通孔的长度。此外，该额外连通孔电性连接至第一电极及第二电极其中之一。
-
公开(公告)号：CN100390969C
公开(公告)日：2008-05-28
申请号：CN02811006.4
申请日：2002-05-28
Applicant: 株式会社日立制作所
IPC: H01L23/12
CPC classification number: H01L23/49822 , H01L23/49827 , H01L2224/16 , H01L2224/16225 , H01L2924/01078 , H01L2924/15311 , H01L2924/3011 , H05K1/0216 , H05K1/112 , H05K1/115 , H05K3/4602 , H05K2201/09536 , H05K2201/09781 , H05K2201/10674
Abstract: 抑制半导体器件尺寸的增大和降低噪声。一种半导体器件包含：基片(5)，在由印刷电路板制成的基片芯层(7)两侧分别提供有表层(9，11)；半导体元件(1)装在基片(5)上。半导体元件(1)用连接件(3)与表层之一(9)连接，在另一个表层(11)上排列有外引线端(55)。芯层(7)中制作有通孔(41，43，45，75，77)，使半导体元件(1)与外引线端(55)电连接。通孔(41，43，45，75，77)包括按照外部通孔阵列(55)布置的阵列式通孔(41，43，45)，一个或多个附加通孔(75，77)制作在阵列式通孔(41，43，45)之间。
-
-
-
-
-
-
-
-
-
Search Results
2869
records
(took 0.034 seconds)
