-
公开(公告)号：KR101419526B1
公开(公告)日：2014-07-14
申请号：KR1020120147236
申请日：2012-12-17
Applicant: (재)한국나노기술원
IPC: H01L33/22
Abstract: 본 발명은 표면 요철을 형성하여 광 추출 효율을 증대시키는 반도체 발광 다이오드 소자의 표면 요철 형성 방법에 관한 것으로서, 표면 요철을 형성하여 광 추출 효율을 증대시키는 반도체 발광 다이오드 소자의 표면 요철 형성 방법에 있어서, 반도체 박막 상층에 레지스트층을 형성하여 임프린팅 공정과 건식 식각 공정 및 습식 식각 공정을 거쳐 반도체 박막의 표면 텍스처링을 거치는 제조 방법에 의해 반도체 박막 표면 요철을 형성하거나, 반도체 박막 상층에 레지스트층을 형성하여 KrF 스텝퍼/스캐너 또는 i-line 스텝퍼/i-line 스캐너에 의해 패터닝 후 건식 식각 공정 및 습식 식각 공정을 거쳐 반도체 박막의 표면 텍스처링을 거치는 제조 방법에 의해 반도체 박막 표면에 요철을 형성하는 것을 기술적 요지로 한다.
이에 의해 표면 요철 형성의 재현성이 우수하며, 반도체 박막 표면이 더욱 깊게 에칭되면서 대면적으로 균일한 거칠기를 가지게 되므로, 반도체 박막의 표면적의 극대화를 가져오게 되어 발광 다이오드 소자의 광 추출 효율을 개선시키는 이점이 있다.-
公开(公告)号：KR1020140078179A
公开(公告)日：2014-06-25
申请号：KR1020120147236
申请日：2012-12-17
Applicant: (재)한국나노기술원
IPC: H01L33/22
CPC classification number: H01L33/22 , H01L33/32 , H01L2933/0083
Abstract: The present invention relates to a method for forming surface unevenness of a semiconductor light emitting diode, capable of improving light extraction efficiency by forming surface unevenness. The method for forming surface unevenness of a semiconductor light emitting diode according to the present invention includes the steps of: forming a resist layer on an upper layer of a semiconductor thin film; performing an imprinting process; performing a dry etching process and a wet etching process; and performing surface texturing of the semiconductor thin film, or includes the steps of: forming a resist layer on an upper layer of a semiconductor thin film; patterning the resist layer by a KrF stepper/scanner or an i-line stepper/i-line scanner; performing a dry etching process and a wet etching process; and performing surface texturing of the semiconductor thin film. According to the present invention, the method can remarkably reproduce to form the surface unevenness, and the surface of the semiconductor thin film is deeply etched to have uniform roughness in the large area. Therefore, the semiconductor thin film can have the maximized surface area, thereby improving optical extraction efficiency of a light emitting diode.
Abstract translation: 本发明涉及一种能够通过形成表面凹凸来提高光提取效率的半导体发光二极管的表面凹凸形成方法。 根据本发明的形成半导体发光二极管的表面不均匀的方法包括以下步骤：在半导体薄膜的上层上形成抗蚀剂层; 执行印记过程; 进行干蚀刻处理和湿蚀刻处理; 并且执行半导体薄膜的表面纹理化，或者包括以下步骤：在半导体薄膜的上层上形成抗蚀剂层; 通过KrF步进/扫描仪或i线步进/ i线扫描仪对抗蚀剂层进行图案化; 进行干蚀刻处理和湿蚀刻处理; 并执行半导体薄膜的表面纹理化。 根据本发明，该方法可以显着地再现以形成表面凹凸，并且半导体薄膜的表面被深刻蚀刻以在大面积上具有均匀的粗糙度。 因此，半导体薄膜可以具有最大化的表面积，从而提高发光二极管的光学提取效率。
-
公开(公告)号：KR101357046B1
公开(公告)日：2014-02-04
申请号：KR1020110138243
申请日：2011-12-20
Applicant: (재)한국나노기술원
Abstract: 본 발명은 전자 소자에 관한 것으로, 더욱 상세하게는 발광다이오드 또는 반도체 소자에 포함된 접합층 및 금속층 사이에 금속 확산 방지층을 형성하여, 외부 압력 또는 열에 의해 금속층의 금속 이온이 접합층으로 확산되거나, 접합층의 이온이 금속층으로 확산되는 것을 막아주는 금속 확산 방지층이 구비된 전자 소자 및 그 제조 방법에 관한 것으로, 단일 금속 또는 합금으로 이루어지는 금속층, 금속층 하면에 형성되는 그래핀(graphene) 층, 그래핀 층 하면에 형성되는 접합층(bonding layer)을 포함하는 것을 특징으로 한다.
나아가, 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m-1개의 상기 그래핀 층이 형성되는 것을 특징으로 하고, 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m개의 상기 그래핀 층이 형성되는 것을 특징으로 한다.
또한, 본 발명은 접합 층과 금속층 사이에 금속 확산 방지용 그래핀 층을 형성함으로써, 금속층에 포함된 금속 이온이 접합층으로 확산되거나, 접합층에 포함된 금속 이온이 금속층으로 확산되는 것을 방지한다.
나아가, 접합층과 금속층 사이에 흑연에서 가장 얇게 한 겹을 떼어낸 구조의 그래핀 층을 형성함으로써, 금속 확산 방지층의 두께와 공정 난이도를 감소시키고, 전자 소자의 제조 원가를 절감하며, 재현성을 증가시킨다.-
公开(公告)号：KR101319824B1
公开(公告)日：2013-10-23
申请号：KR1020120001307
申请日：2012-01-05
Applicant: (재)한국나노기술원
IPC: H01L21/683 , H01L21/687
Abstract: 본 발명은 냉각장치가 구비된 웨이퍼 클램프에 관한 것으로서, 중앙부에 개구부를 가지며, 테두리를 따라 냉매 이동관을 삽입하기 위한 상부 삽입홈이 형성된 상부 웨이퍼 클램프와, 상부 웨이퍼 클램프와 대응되는 형상으로 이루어지고, 상부 삽입홈에 대응되는 하부 삽입홈이 형성된 하부 웨이퍼 클램프와, 상부 삽입홈 및 하부 삽입홈에 삽입되어 상부 웨이퍼 클램프 및 하부 웨이퍼 클램프를 냉각시키기 위한 냉매 이동관과, 냉매 이동관에 냉매(냉각수, 냉각 가스)를 공급하고 배출하기 위한 냉매 공급장치와, 상부 웨이퍼 클램프와 하부 웨이퍼 클램프를 결합하기 위한 결합수단을 포함함으로써, 냉매 공급장치를 통한 냉매 이동관의 냉매 순환으로 웨이퍼 클램프 냉각시키는 효과가 있고, 웨이퍼 클램프와 냉매 이동관의 결함이나 노후로 인한 부품 교체가 필요할 경우, 웨이퍼 클램프와 냉매 이동관 분리를 통해 해당 부분에 대한 개별적인 수리 및 교체 가능한 효과가 있다.
-
25.发明公开진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 有权通过真空沉积形成纳米结构图案的方法，使用该方法制造传感器元件的方法以及由此制造的传感器元件
公开(公告)号：KR1020180012385A
公开(公告)日：2018-02-06
申请号：KR1020160095038
申请日：2016-07-26
Applicant: (재)한국나노기술원
IPC: C23C14/04 , C23C14/54 , C23C14/06 , C23C14/58 , H01L21/033 , H01L29/78 , G01N27/414
CPC classification number: C23C14/042 , C23C14/06 , C23C14/54 , C23C14/542 , C23C14/58 , G01N27/4141 , H01L21/0337 , H01L29/0665 , H01L29/78
Abstract: 본발명은진공증착공정을이용하여나노구조체패턴을형성하기위한것으로서, 기재상부의일부영역을노출시키는마스크패턴층을형성하는제1단계와, 상기기재의노출된영역및 상기마스크패턴층상부에나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하는제2단계와, 진공증착공정에의해상기기재의노출된영역및 상기마스크패턴층상부에나노구조체를성장시키는제3단계및 상기마스크패턴층을제거하여, 상기기재의노출된영역에나노구조체를형성하여상기기재상부에나노구조체패턴을형성하는제4단계를포함하여이루어지는것을특징으로하는진공증착에의한나노구조체패턴형성방법, 이를이용한센서소자의제조방법및 이에의해제조된센서소자를기술적요지로한다. 이에의해본 발명은나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하여진공증착공정을이용하여기재상부에나노구조체패턴을형성함으로써, 공정이간단하면서균일한나노구조체분포를가지는나노구조체패턴의형성이용이하며, 열처리공정이필요하지않아고온에취약한고분자기판과같은유연기판상에서의나노구조체패턴을형성할수 있고, 나노구조체의형태및 두께변형등을최소화함으로써고품질의소자를제공할수 있는이점이있다.
Abstract translation: 用于形成使用真空沉积工艺形成纳米结构图案的本发明中，形成掩模图案层的第一步骤，以暴露一部分衬底上，在曝光区域和掩模图案层，基体材料的上部 设定真空沉积条件满足用于纳米结构的生长所需要的纳米结构的最小临界半径，使得由真空沉积工艺以在暴露的区域和掩模图案层生长纳米结构，所述基体材料的上部的第二步骤 第三步和通过利用真空蒸镀法去除掩模图案层，纳米包括在所述基板的暴露区域上形成纳米结构的第四步骤，以形成于基板顶部上的纳米结构图案 结构图案形成方法，使用其的传感器元件制造方法以及通过该方法制造的传感器元件。 因此，通过处理完毕发明通过设置真空沉积条件满足对使用真空沉积过程中银纳米结构的生长所需要的纳米结构的最小临界半径，以形成在基板上，一个和该过程的纳米结构图案是简单的，均匀的纳米结构 可以形成在易受高温影响的柔性衬底（例如聚合物衬底）上的纳米结构图案，并且可以最小化纳米结构的形状和厚度变形， 等等。
-
Patent Agency Ranking26.发明公开
公开(公告)号：KR1020160024062A
公开(公告)日：2016-03-04
申请号：KR1020140109707
申请日：2014-08-22
Applicant: (재)한국나노기술원
Abstract: 본발명은마이크로유체채널에관한것으로서, 마이크로유체채널의제조방법에있어서, 기판상에패터닝에의한채널부와밸브부를형성하는제1단계와, 상기기판전면에산화막층을형성하여상기채널부는실링시키고, 상기밸브부는오픈시켜상기채널부내부는친수성영역이확보되도록하는제2단계와, 상기기판전면을표면처리하여상기밸브부내부는소수성영역이확보되도록하는제3단계와, 상기기판전면에폴리머코팅하여상기밸브부를실링하고상기채널부및 밸브부를본딩하는제4단계와, 상기기판에마이크로유체채널분리를위한패턴을형성하는제5단계와, 상기기판상에서마이크로유체채널을분리하는제6단계를포함하여이루어진것을특징으로하는친수성및 소수성영역이선택적으로구현된마이크로유체채널의제조방법및 이에의해제조된마이크로유체채널을그 기슬적요지로한다. 이에의해선택적으로표면화학적성질(surface chemistry)을용이하게변경할수 있어, 복잡한공정설계가필요없어제 비용의절감및 수율을상승시키고, 친수성및 소수성영역에대한재현성이우수하여고집적도의정밀한유체의흐름을제어할수 있어신뢰성있는마이크로유체채널을제공할수 있는이점이있다.
Abstract translation: 微流体通道及其制造方法技术领域本发明涉及微流体通道及其制造方法。 更具体地，本发明涉及一种具有选择性形成的亲水和疏水区域的微流体通道的制造方法，其包括：通过图案化在基底上形成通道和阀的第一步骤; 在衬底的整个表面上形成氧化膜层并在打开阀门的同时密封通道以将通道内的亲水区域固定的第二步骤; 表面处理基板的整个表面以将阀内的疏水区域固定的第三步骤; 在基板的整个表面上涂覆聚合物的第四步骤，密封阀并粘合通道和阀; 形成用于分离衬底上的微流体通道的图案的第五步骤; 以及分离基板上的微流体通道的第六步骤和通过该方法制造的微流体通道。 根据本发明，有利地，该方法易于选择性地改变表面化学，因此不需要设计复杂的工艺来降低成分成本并提高产量，由于亲水和疏水区域的高再现性而控制流体的高集成精确流动，并且 从而提供可靠的微流体通道。
-
27.发明公开전기도금 공정을 이용한 자기제어 이황화몰리브덴 단일층의 합성 방법 및 이에 의해 제조된 자기제어 이황화몰리브덴 단일층을 이용한 트랜지스터 有权使用自控MOS2单层的电镀方法和晶体管自控MOS2单层的合成方法
公开(公告)号：KR1020150078876A
公开(公告)日：2015-07-08
申请号：KR1020130168674
申请日：2013-12-31
Applicant: (재)한국나노기술원
Abstract: 본발명은단일층이황화몰리브덴합성방법에관한것으로서, 전기도금공정을이용하여음극에자기제어이황화몰리브덴(MoS) 단일층(self controlled MoSsingle layer)을증착시키는제1단계와, 상기자기제어이황화몰리브덴단일층의증착후 상기자기제어이황화몰리브덴단일층을결정화하는제2단계를포함하여구성된것을특징으로하는전기도금공정을이용한자기제어이황화몰리브덴단일층의합성방법및 이에의해제조된자기제어이황화몰리브덴단일층을이용한트랜지스터를기술적요지로한다. 이에의해기존의단일층(single layer) 형성방법이아닌전기도금공정에의해자기제어방식으로이황화몰리브덴단일층이합성되도록하여, 저비용으로이황화몰리브덴단일층을용이하게구현할수 있으며, 균일도가개선되어대면적, 고품질의이황화몰리브덴단일층을제공할수 있으며, 트랜지스터재료에적용할수 있는이점이있다.
Abstract translation: 本发明涉及合成自控MoS2单层的方法。 该方法包括通过使用电镀工艺在阴极上沉积自我控制的MoS2单层的第一步骤; 以及在自控MoS2单层沉积之后使自我控制的MoS2单层结晶的第二步骤。 本发明的技术要点是通过使用电镀工艺合成自控MoS2单层的方法和使用由其制造的自我控制的MoS2单层的晶体管。 因此，MoS2单层通过电镀工艺的自控方法而不是现有的单层形成方法合成，因此容易以低成本形成MoS2单层，大而高质量的MoS2单层为 具有改进的等同性，并且MoS2单层能够应用于晶体管材料。
-
公开(公告)号：KR1020150077843A
公开(公告)日：2015-07-08
申请号：KR1020130166728
申请日：2013-12-30
Applicant: (재)한국나노기술원
IPC: H01L23/48 , H01L21/3205
CPC classification number: H01L21/76898 , H01L21/308 , H01L21/4867 , H01L21/76877
Abstract: 본발명은비아홀 콘택형성을위한비아홀 제조방법및 이에의해제조된비아홀이형성된반도체소자에관한것으로서, 특히반도체소자의비아홀 제조방법에있어서, 기판을준비하는제1단계와, 상기기판의상면및 하면각각에비아홀 형성을위한패턴을형성하는제2단계와, 상기기판의상측과하측에서식각공정을수행하여, 상기패턴에대응되는기판의상면과하면이관통하는비아홀을형성하는제3단계와, 상기비아홀에전도성페이스트를충진하여비아홀 콘택을형성하는제4단계를포함하여이루어진것을특징으로하는비아홀 콘택형성을위한비아홀 제조방법및 이에의한비아홀이형성된반도체소자를기술적요지로한다. 이에의해비아홀에전도성페이스트를충진하는방법으로비아홀 콘택을형성함으로써, 전도성페이스트와기판사이의우수한접착력을얻을수 있어, 비아홀에서발생하는노이즈를줄여전기적접속및 반도체소자의테스트시오류를최소화하는비아홀의신뢰성을향상시키는이점이있다.
Abstract translation: 本发明涉及一种用于制造用于形成通孔接触的通孔的方法和由其制造的具有通孔的半导体器件。 特别是在制造半导体装置的通孔的方法中，本发明公开了一种用于形成通孔接触的通孔的制造方法和由此制造的具有通孔的半导体装置。 该方法包括：制备衬底的第一步骤; 在基板的上表面和下表面上分别形成用于形成通孔的图案的第二步骤; 在基板的上侧和下侧进行蚀刻处理以形成穿过与图案对应的基板的上表面和下表面的通孔的第三步骤; 以及通过用导电浆填充通孔来形成通孔接触的第四步骤。 因此，本发明可以通过用导电膏填充通孔的方法形成通孔接触来获得导电糊和基片之间的极好的粘合性，并且通过减少产生的噪声来最小化测试电连接和半导体器件的误差 在通孔中，从而提高通孔的可靠性。
-
公开(公告)号：KR1020150074321A
公开(公告)日：2015-07-02
申请号：KR1020130161950
申请日：2013-12-24
Applicant: (재)한국나노기술원
CPC classification number: H01L21/268
Abstract: 본발명에따르면, 기판상에반도체층을형성하는반도체층형성단계; 레이저리프트오프공정을통해제1유연필름으로상기반도체층을전사하는제1전사단계; 및상기제1유연필름으로부터상기반도체층을제2유연필름으로전사하는제2전사단계;를포함하는것을특징으로하는레이저리프트오프공정과이중전사를이용한반도체소자의제조방법을제공한다. 상기구성에의한본 발명은, 반도체층을성장시킬때 드러났던표면이외부에노출되도록반도체층을분리할수 있는효과가있다.
Abstract translation: 本发明提供一种使用激光剥离工艺和双重转移制造半导体元件的方法，包括：在衬底上形成半导体层的步骤; 通过激光剥离工艺将半导体层转移到第一柔性膜的第一转移步骤; 以及将半导体层从第一柔性膜转移到第二柔性膜的第二转移步骤。 根据该结构，本发明可以使半导体层分离，使得在暴露于外部的半导体层生长时具有已经看到的表面。
-
公开(公告)号：KR1020150046912A
公开(公告)日：2015-05-04
申请号：KR1020130126493
申请日：2013-10-23
Applicant: (재)한국나노기술원
CPC classification number: H01L33/0079 , H01L21/308 , H01L33/22 , H01L2933/0016
Abstract: 본발명은고출력적색발광다이오드의제작방법에관한것으로서, 나노스케일로표면요철을형성하여광추출효율을증대시키는적색발광다이오드의제조방법에있어서, 박막상층에유전체마스크층을형성하는단계와, 상기유전체마스크층상층에고분자층을형성하는단계와, 상기고분자층상층에자외선경화레진층또는감광성금속유기물전구체층을형성하는단계와, 패턴이형성된나노임프린트용스탬프를준비하는단계와, 상기자외선경화레진층또는감광성금속유기물전구체층을상기나노임프린트용스탬프로가압하고, 빛조사또는가열방법중 어느하나또는혼용한방법으로상기자외선경화레진층또는감광성금속유기물전구체층을경화하여레진패턴층또는금속산화박막패턴층을형성하는단계와, 상기나노임프린트용스탬프를상기레진패턴층또는금속산화박막패턴층으로부터제거하는단계와, 상기레진패턴층또는금속산화박막패턴층, 고분자층및 유전체마스크층을건식식각마스크로이용하여상기박막을건식식각하는단계와, 잔류된유전체마스크층을제거하는단계및 상기제거된유전체마스크층영역일부에리프트오프공정에의해전극패턴을형성하는단계를포함하여이루어진것을특징으로하는고출력적색발광다이오드의제조방법을기술적요지로한다. 이에의해, 적색발광다이오드의제조시나노임프린트공정과건식식각을이용하여박막의표면에대면적의균일한표면요철을형성하여나노러프닝(nano-roughening)을유도하여광추출효율이향상된적색발광다이오드를제공하는이점이있다.
Abstract translation: 本发明涉及一种制造高功率红色发光二极管的方法，包括：在薄膜的上层上形成介电掩模层的步骤; 在介电掩模的上层形成聚合物层的步骤; 在聚合物层的上层形成紫外线固化性树脂层或感光性金属有机前体层的工序; 通过用光照射固化紫外线固化树脂层或感光金属 - 有机前体层来形成树脂图案层或金属氧化物薄膜图案层的步骤，加热方法或光辐射和加热方法的混合方法; 从树脂图案层或金属氧化物薄膜图案层去除纳米压印印模的步骤; 通过使用树脂图案层或金属氧化物薄膜图案层，聚合物层和介电掩模层作为干蚀刻掩模来干蚀刻薄膜的步骤; 去除残留电介质掩模层的步骤; 以及通过剥离处理在去除的电介质掩模层区域的一部分上形成电极图案的步骤。 本发明在制造红色发光二极管时，使用纳米压印加工和干法蚀刻在薄膜表面上形成大的均匀的表面凹凸，并引起纳米粗糙化，从而提供具有提高的光提取效率的发光二极管。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.024 seconds)
