公开(公告)号：KR1020130017696A

公开(公告)日：2013-02-20

申请号：KR1020110080275

申请日：2011-08-11

Applicant: 한국전자통신연구원

Inventor： 윤두협 ,  최성율 ,  최홍규 ,  김종윤

IPC: A61N5/06 ,  A61N5/08 ,  A61N1/04

CPC classification number: A61N5/0625 ,  A61N2005/0645 ,  A61N2005/0652 ,  A61N2005/0659 ,  A61N2005/0661 ,  A61N2005/0662

Abstract: PURPOSE: A pad for phototherapy is provided to reduce heat generated by increasing current and to obtain stable output and wavelength. CONSTITUTION: A pad for phototherapy comprises a substrate(10), an electrode pattern(14), a light source(16), and a power supply device. The electrode pattern comprises a plurality of light source electrodes(14a) and a linear electrode(14b). The power supply device supplies electric power to the light source. The linear electrode is separate from the substrate.

Abstract translation: 目的：提供用于光疗的垫，以减少增加电流产生的热量，并获得稳定的输出和波长。 构成：用于光疗的垫包括基底（10），电极图案（14），光源（16）和电源装置。 电极图案包括多个光源电极（14a）和线状电极（14b）。 电源装置向光源供电。 线性电极与衬底分开。

公开(公告)号：KR1020080050989A

公开(公告)日：2008-06-10

申请号：KR1020070084717

申请日：2007-08-23

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  유민기 ,  정후영

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: G11C13/0007 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/51 ,  G11C2213/55 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/141

Abstract: A memory device of a trap-controlled space charge limit current and a manufacturing method thereof are provided to effectively control charge trap distribution in a dielectric thin film by using a diffusion barrier layer and an inner diffusion barrier layer. A diffusion barrier layer(220) for an electrode-dielectric thin film is formed on the upper surface of a bottom electrode(210). A dielectric thin film(230) is formed on the upper portion of the diffusion barrier layer, and is composed of plural layers having different charge trap density. A top electrode(240) is formed on the upper portion of the dielectric thin film. An inner diffusion barrier layer(250) for preventing shift of charge tap is formed between the layers of the dielectric thin film.

Abstract translation: 提供陷阱控制空间电荷限制电流的存储器件及其制造方法，以通过使用扩散阻挡层和内部扩散阻挡层来有效地控制电介质薄膜中的电荷陷阱分布。 用于电极 - 电介质薄膜的扩散阻挡层（220）形成在底部电极（210）的上表面上。 介电薄膜（230）形成在扩散阻挡层的上部，由具有不同电荷陷阱密度的多个层组成。 顶部电极（240）形成在电介质薄膜的上部。 在电介质薄膜的层之间形成用于防止电荷抽头移动的内扩散阻挡层（250）。

公开(公告)号：KR1020070058939A

公开(公告)日：2007-06-11

申请号：KR1020060044063

申请日：2006-05-17

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  유민기 ,  김안순 ,  아칠성 ,  유한영

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/4234 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/792

Abstract: A method device including a dielectric thin film is provided to simplify the structure of a memory device and embody integration of the memory device by using a dielectric thin film having a simple structure in which a plurality of dielectric layers are stacked. At least one dielectric thin film(130) is formed on a lower electrode(120), including a plurality of dielectric layers having different charge trap densities. An upper electrode(125) is formed on the dielectric thin film. Different space-charge limit currents flow through the dielectric thin film according to the charge trap density, controlled according to the impurities added to the dielectric thin film.

Abstract translation: 提供一种包括电介质薄膜的方法装置，以简化存储器件的结构，并且通过使用具有堆叠多个电介质层的简单结构的电介质薄膜来实现存储器件的集成。 至少一个电介质薄膜（130）形成在下电极（120）上，包括具有不同电荷陷阱密度的多个电介质层。 在电介质薄膜上形成上电极（125）。 不同的空间电荷极限电流根据电荷陷阱密度流过电介质薄膜，根据添加到电介质薄膜中的杂质控制。

公开(公告)号：KR1020070036355A

公开(公告)日：2007-04-03

申请号：KR1020050091288

申请日：2005-09-29

Applicant: 한국전자통신연구원

Inventor： 유한영 ,  백인복 ,  안창근 ,  임기주 ,  양종헌 ,  피웅환 ,  유민기 ,  박찬우 ,  최성율 ,  이성재

IPC: B82B3/00 ,  H01L21/336

CPC classification number: H01L51/105 ,  B82Y10/00 ,  H01L51/0023 ,  H01L51/0595

Abstract: 본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다.
나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이

公开(公告)号：KR100565174B1

公开(公告)日：2006-03-30

申请号：KR1020030082418

申请日：2003-11-20

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  최성율 ,  류상욱 ,  유한영 ,  피웅환 ,  정태형

IPC: H01L21/28 ,  B82Y40/00

CPC classification number: H01L51/0023 ,  B82Y10/00 ,  H01L51/0595 ,  Y10S977/78 ,  Y10S977/781 ,  Y10S977/784 ,  Y10S977/932

Abstract: 본 발명은 나노갭 전극소자의 제작 방법에 관한 것으로, 기판 위에 제 1 전극을 형성하는 단계와, 상기 제 1 전극의 일측벽에 스페이서를 형성하는 단계와, 상기 스페이서 일측부의 노출된 기판 상에 제 2 전극을 형성하는 단계와, 상기 스페이서를 제거하여 상기 제 1 전극과 제 2 전극 사이에 나노갭이 형성되도록 하는 단계를 포함한다. 본 발명을 이용하면 나노갭의 위치와 폭, 형상 등을 재현성 있게 제어할 수 있을 뿐만 아니라 한번의 공정으로 다수의 나노갭 전극소자를 동시에 형성할 수 있으며, 높은 신뢰성을 가지는 분자전자회로를 용이하게 구현할 수 있다.
전극소자, 나노갭, 스페이서, 분자소자, 분자전자회로

公开(公告)号：KR100535816B1

公开(公告)日：2005-12-12

申请号：KR1020030005174

申请日：2003-01-27

Applicant: 한국전자통신연구원

Inventor： 이효영 ,  정문석 ,  최성율 ,  정태형

IPC: C07C321/06

CPC classification number: C07C327/28 ,  C07C323/16

Abstract: 본 발명은 신규의 4-설파닐알킬-3,5-디니트로-벤질알콜 화합물 및 그 제조방법에 관한 것으로, 좀 더 상세하게는 하기 화학식 1의 구조를 갖는 4-설파닐알킬-3,5-디니트로-벤질알콜 화합물 유도체 및 그 제조방법을 제공한다.
화학식 1

상기 화학식 1에서, R은 수소, 알킬기, 또는 아세틸기이며, n은 1 내지 25의 정수이다. 본 발명에 따른 상기 유기 화합물은 분자전자 재료 물질로 사용될 수 있다.

公开(公告)号：KR1020020037409A

公开(公告)日：2002-05-21

申请号：KR1020000067337

申请日：2000-11-14

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  김도진 ,  조경익

IPC: H01J1/304 ,  H01J9/02 ,  C01B31/02 ,  B82Y40/00

Abstract: PURPOSE: An electronic element having a horizontal carbon nanotube and manufacturing method thereof are provided to adjust the length of the carbon nanotube, enhance attachment of the carbon nanotube and a substrate, and facilitate subsequent processes after carbon nanotube formation. CONSTITUTION: An electronic element comprises an insulating film(21), a catalytic metal pattern(22), a carbon nanotube(23), and a protection insulating film(24). The catalytic metal pattern(22) is formed by depositing a metal film and selectively etching the insulating film(21). The carbon nanotube(23) is grown vertically to the catalytic metal pattern(22) by a thermal chemical deposition method and a plasma chemical deposition method. The protection insulating film(24) of SOG(silicon-on-glass) is formed over the whole structure. The protection insulating film(24) is selectively removed by lithography and etching and selectively etching the carbon nanotube to regulate the non-uniformly grown nanotube.

Abstract translation: 目的：提供一种具有水平碳纳米管的电子元件及其制造方法，以调节碳纳米管的长度，增强碳纳米管和基底的附着，并促进碳纳米管形成后的后续工艺。 构成：电子元件包括绝缘膜（21），催化金属图案（22），碳纳米管（23）和保护绝缘膜（24）。 催化金属图案（22）通过沉积金属膜并选择性地蚀刻绝缘膜（21）而形成。 碳纳米管（23）通过热化学沉积法和等离子体化学沉积法垂直生长至催化金属图案（22）。 在整个结构上形成SOG（玻璃上硅）的保护绝缘膜（24）。 通过光刻和蚀刻选择性地去除保护绝缘膜（24），并选择性地蚀刻碳纳米管以调节不均匀生长的纳米管。

公开(公告)号：KR1020010037879A

公开(公告)日：2001-05-15

申请号：KR1019990045615

申请日：1999-10-20

Applicant: 한국전자통신연구원

Inventor： 허진 ,  백문철 ,  최성율 ,  한기평 ,  조경익

IPC: G11B9/00

Abstract: PURPOSE: An apparatus and a method for recording optical information by a 2-band wavelength irradiation are provided to enable a high-density writing by using an electromagnetic field in a long wavelength band and in a short wavelength bank simultaneously. CONSTITUTION: An output of an electromagnetic field in a long wavelength band is described as Elong. An output of an electromagnetic field in a short wavelength band is described as Eshort. An output from a sum of electromagnetic fields in a long wavelength band and a short wavelength band is described as Esum.

Abstract translation: 目的：提供一种通过2波段波长照射记录光学信息的装置和方法，以便通过同时使用长波段和短波长组中的电磁场来实现高密度写入。 构成：长波段的电磁场的输出被描述为Elong。 短波段中的电磁场的输出被描述为Eshort。 来自长波长带和短波长带中的电磁场之和的输出被描述为Esum。

公开(公告)号：KR1020010011918A

公开(公告)日：2001-02-15

申请号：KR1019990031512

申请日：1999-07-31

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  강승열 ,  최성율 ,  이진호 ,  조경익

IPC: H01J1/30

Abstract: PURPOSE: An FED(field emission device) and a producing method thereof are provided to improve stability and uniformity of electron emitting characteristic while repressing damage on device caused by over current. CONSTITUTION: A thin film for a cathode electrode(42) and a first silicon film(45) having relatively low combining density are formed on an insulating substrate(41). A second silicon film(48) having relatively high combing density is formed on the first silicon film. A mask of a disk shape is formed. Second/first silicon films are isotropic/anisotropic etched to form in cut cone/cylinder shapes. The silicon films are isotropic etched to form the second silicon film as a cone shaped tip. A gate insulating film(46) and a gate electrode(47) are formed around the silicon films.

Abstract translation: 目的：提供FED（场致发射器件）及其制造方法，以提高电流发射特性的稳定性和均匀性，同时抑制由过电流引起的器件损坏。 构成：在绝缘基板（41）上形成用于阴极电极（42）的薄膜和具有较低组合密度的第一硅膜（45）。 在第一硅膜上形成具有较高梳理密度的第二硅膜（48）。 形成盘形掩模。 第二/第一硅膜是各向同性/各向异性蚀刻形成切圆锥/圆柱形。 硅膜是各向同性的蚀刻，以形成第二硅膜作为锥形尖端。 在硅膜周围形成栅极绝缘膜（46）和栅电极（47）。

公开(公告)号：KR1020000034644A

公开(公告)日：2000-06-26

申请号：KR1019980052018

申请日：1998-11-30

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  강승열 ,  최성율 ,  조경익

IPC: H01J31/15

CPC classification number: G09G3/22 ,  G09G2300/0842

Abstract: PURPOSE: A field emission display device is provided to simplify the vacuum packaging, and to produce a large panel in a cheaper way by way of using glass instead of silicon wafer. CONSTITUTION: A field emission display device includes a lower plate, a field emitter array(20), a control thin transistor(30), and an addressing thin transistor(40). The field emission display device includes a vacuum packaged upper and lower plates parallel to each other. The lower plate includes a field emitter array(20) formed on the insulation board(10). A drain of the control thin transistor(30) is coupled with an emitter electrode of the field emitter array(20). A drain of the addressing thin transistor(40) is coupled with the gate electrode of the control thin transistor. Pixels including the array and the transistors are arranged in a matrix form.

Abstract translation: 目的：提供场致发射显示装置，以简化真空包装，并通过使用玻璃代替硅晶片，以较便宜的方式生产大面板。 构成：场致发射显示装置包括下板，场发射极阵列（20），控制薄晶体管（30）和寻址薄晶体管（40）。 场致发射显示装置包括彼此平行的真空封装的上板和下板。 下板包括形成在绝缘板（10）上的场发射极阵列（20）。 控制薄晶体管（30）的漏极与场致发射极阵列（20）的发射极耦合。 寻址薄晶体管（40）的漏极与控制薄晶体管的栅电极耦合。 包括阵列和晶体管的像素以矩阵形式排列。