公开(公告)号：WO2006095851A1

公开(公告)日：2006-09-14

申请号：PCT/JP2006/304728

申请日：2006-03-10

Applicant: 日立化成工業株式会社 ,  山下 智章 ,  井上 康雄 ,  松浦 雅晴 ,  伊藤 豊樹 ,  清水 明 ,  井上 文男 ,  中祖 昭士

Inventor： 山下 智章 ,  井上 康雄 ,  松浦 雅晴 ,  伊藤 豊樹 ,  清水 明 ,  井上 文男 ,  中祖 昭士

IPC: C23C22/78 ,  C23C22/63 ,  C23C22/83

CPC classification number: H05K3/385 ,  C23C8/02 ,  C23C8/40 ,  C23C22/63 ,  C23C28/00 ,  C23C28/321 ,  C23C28/322 ,  C23C28/345 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/384 ,  H05K3/389 ,  H05K3/4644 ,  H05K2201/0347 ,  H05K2201/0373 ,  H05K2203/0315 ,  H05K2203/1157 ,  Y10T428/12438 ,  Y10T428/12771 ,  Y10T428/12875 ,  Y10T428/12903 ,  Y10T428/12993 ,  Y10T428/24917 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　銅の表面処理によって１μｍを超す凹凸を形成することなく、銅表面と絶縁層との接着強度を確保し、配線間の絶縁信頼性を向上できる銅の表面処理方法及び銅を提供することを課題とし、これを解決するために、銅表面に銅よりも貴な金属を離散的に形成する工程、その後、前記銅表面を酸化剤を含むアルカリ性溶液により酸化処理する工程を有する銅の表面処理方法及び当該方法により表面処理された銅を提供する。

Abstract translation: 提供铜表面处理方法，以确保铜表面和绝缘层之间的粘合强度，而不会由于铜表面处理而形成凹陷和突起超过1μm，并且提高布线之间的绝缘可靠性。 还提供铜。 表面处理方法具有在铜表面上离子地形成比铜更贵的金属的步骤，以及通过包含氧化剂的碱性溶液对铜表面进行连续氧化的工序。 还提供了通过这种方法处理其表面的铜。

公开(公告)号：WO2005074335A1

公开(公告)日：2005-08-11

申请号：PCT/US2004/041925

申请日：2004-12-10

Applicant: TEXTRON SYSTEMS CORPORATION ,  PETTENGILL, Bruce

Inventor： PETTENGILL, Bruce

IPC: H05K1/02

CPC classification number: H05K1/0206 ,  H05K1/113 ,  H05K2201/0215 ,  H05K2201/0347 ,  H05K2201/0959 ,  H05K2203/072 ,  H05K2203/073

Abstract: Embodiments of the present invention are directed to methods and structures providing completely filled electrical interconnections, or vias, that are disposed through a surface land mounting area, or pad, on a dielectric substrate (104). A via (100) includes a first conducting layer (106) on the inner surface (102c) of a via hole. The via hole is filled with a thermally conductive material (110) with a desired viscosity and/or thixotropic ratio. The via fill material may be a metal powder in an epoxy matrix. The dielectric substrate may be used in rigid and/or flexible circuit components such as PWBs. High levels of surface land co-planarity, or surface flatness for pads on such substrates may be achieved by the use of conductive layers formed by immersion processes. Aspects of the invention may provide reduced amounts of lead (Pb) or eliminate lead altogether from a substrate.

Abstract translation: 本发明的实施例涉及提供完全填充的电互连或通孔的方法和结构，其通过介电衬底（104）上的表面焊盘安装区域或焊盘设置。 通孔（100）包括在通孔的内表面（102c）上的第一导电层（106）。 通孔填充有具有所需粘度和/或触变比的导热材料（110）。 通孔填充材料可以是环氧基质中的金属粉末。 电介质基板可以用在诸如PWB之类的刚性和/或柔性电路部件中。 通过使用由浸渍工艺形成的导电层，可以实现高水平的表面焊盘共面性或这种衬底上焊盘的表面平坦度。 本发明的方面可以提供减少量的铅（Pb）或从基底中完全消除铅。

公开(公告)号：WO2005022970A1

公开(公告)日：2005-03-10

申请号：PCT/JP2004/011885

申请日：2004-08-19

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーション ,  大隈 孝一 ,  小林 馨

Inventor： 大隈 孝一 ,  小林 馨

IPC: H05K3/46

CPC classification number: H05K3/426 ,  H05K3/0094 ,  H05K3/108 ,  H05K3/427 ,  H05K3/4602 ,  H05K2201/0347 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2203/1461 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 【課題】スルーホール導体を有するプリント配線板において、サブトラクティブ法でもアディティブ法でも製造可能なプリント配線板を提供する。 【解決手段】 　本発明によるプリント配線板１００は、銅張積層板１に形成された貫通孔５の表面及び貫通孔５の開口部周辺の銅張積層板１の表面上に形成されるスルーホール導体６を有する。スルーホール導体６にはポジ型感光性樹脂７が充填される。ポジ型感光性樹脂７上及びスルーホール導体６上には蓋導体８が形成される。さらに、銅張積層板１の表面上には回路パターン１４が形成される。絶縁層３は銅張積層板１の上面上と蓋導体８上と回路パターン１４上に形成され、その表面から蓋導体８に至るまでビアホール１６を形成する。ビア導体１０はビアホール１６及びその開口部周辺であって絶縁層３の表面上に形成される。

Abstract translation: [问题]公开了一种具有通孔导体的印刷电路板，其可以通过减法法和添加法二者制造。 解决问题的手段印刷电路板（100）包括通孔导体（6），该通孔导体形成在形成在覆铜层压板（1）中的通孔（5）的表面上，并且部分 覆铜层压板（1）的周围通孔（5）的开口的表面。 通孔导体（6）填充有正性感光性树脂（7），在正性感光性树脂（7）和通孔导体（6）的顶部形成盖体导体（8）。 在覆铜层压板（1）的表面上形成电路图案（14）。 在覆铜层压板（1），盖导体（8）和电路图案（14）的上表面上形成绝缘层（3），并且在绝缘层中形成通孔（16） （3）从层（3）的表面到盖导体（8）的范围。 通孔导体（10）形成在通孔（16）中并且在绝缘层（3）的围绕通孔（16）的开口的一部分表面上。

公开(公告)号：WO2004105454A1

公开(公告)日：2004-12-02

申请号：PCT/JP2003/006492

申请日：2003-05-23

Applicant: 富士通株式会社 ,  首藤 貴志 ,  高野 憲治 ,  飯田 憲司 ,  阿部 健一郎 ,  新居 啓二 ,  瀬山 清隆

Inventor： 首藤 貴志 ,  高野 憲治 ,  飯田 憲司 ,  阿部 健一郎 ,  新居 啓二 ,  瀬山 清隆

IPC: H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/142 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/183 ,  H05K3/20 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/4652 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10378 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49169 ,  H01L2224/0401

Abstract: 　本発明は、絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、平板状に形成された支持体上に、支持体から分離可能にビルドアップ層を形成し、前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記支持体上に形成されたビルドアップ層に接合した後、前記ビルドアップ層を前記支持体から分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とする。ビルドアップ層とコア基板とを別個に作成することによってビルドアップ層とコア基板の各々の特性を効果的に生かした配線基板として得られる。

Abstract translation: 一种线路板的制造方法，其通过分别制造具有形成有绝缘层的布线图案和芯片并且组合积层层和芯片的制造层来制造布线板。 堆积层形成在可与支撑件分离的板支撑件上。 芯片电连接到形成在积聚层上的布线图案，并结合到形成在支撑体上的堆积层。 支撑体与堆积层分离，从而制造其中堆积层结合到芯片的布线板。 通过这样分开地制造积层和芯片，可以制造有效显示积层和芯片的特性的布线板。

公开(公告)号：WO2004093183A1

公开(公告)日：2004-10-28

申请号：PCT/JP1995/000493

申请日：1995-03-17

Applicant: 日野 敦司 ,  内藤 俊樹 ,  杉本 正和

Inventor： 日野 敦司 ,  内藤 俊樹 ,  杉本 正和

IPC: H01L21/60

CPC classification number: H01L23/564 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/3677 ,  H01L23/49827 ,  H01L23/4985 ,  H01L24/31 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/83951 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/4007 ,  H05K3/423 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/09481 ,  H05K2201/09563 ,  H05K2201/10378 ,  H05K2203/1572 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A semiconductor device capable of dealing with the reduction of the pitch of wires on a semiconductor element, an increase in the chip mounting density and the reduction of the thickness of a semiconductor device, and having excellent adherence between an insulating resin used for sealing a semiconductor element and a film carrier, and a high reliability. Referring to Fig. 1, conductor circuits 5 are buried so as not to be exposed to both surfaces 6a, 6b of an insulating layer 6, and a pair of conductive passages 7, 8 are formed so as to extend from both surfaces 5a, 5b of the conductor circuits 5 in a staggered manner with respect to the direction of the surfaces of the conductor circuits 5. The conductive passages 7, 8 are connected to bumps 9, 10, that is, the conductor circuits 5 and bumps 9, 10 are electrically connected through the conductive passages 7, 8. The bumps 9 formed on one end of one conductive passage in a film carrier 2 are connected electrically to electrodes 12 of a semiconductor element 3, and the film carrier 2 supports the semiconductor element 3. An insulating resin layer 4 is formed so as to cover the semiconductor element 3 and contact one surface 6a of the insulating layer 6.

Abstract translation: 能够处理半导体元件上的线的节距减小，半导体器件的芯片安装密度的增加和厚度减小的半导体器件，并且在用于密封半导体的绝缘树脂之间具有良好的粘附性 元件和薄膜载体，并且具有高可靠性。 参考图 如图1所示，导体电路5被埋入以不暴露于绝缘层6的两个表面6a，6b，并且一对导电通路7,8形成为从导体电路的两个表面5a，5b延伸 相对于导体电路5的表面的方向以交错方式布置。导体通路7,8连接到凸块9,10，即，导体电路5和凸块9,10通过 导电通路7,8。形成在膜载体2中的一个导电通路的一端上的凸块9电连接到半导体元件3的电极12，并且薄膜载体2支撑半导体元件3.绝缘树脂层4 形成为覆盖半导体元件3并与绝缘层6的一个表面6a接触。

公开(公告)号：WO02054477A1

公开(公告)日：2002-07-11

申请号：PCT/SE2001/002856

申请日：2001-12-19

IPC: H05K1/02 ,  H05K3/40 ,  H05K3/46 ,  H01L21/60 ,  H01L23/535 ,  H05K7/02

CPC classification number: H05K3/4046 ,  H05K1/0204 ,  H05K3/4623 ,  H05K2201/0347 ,  H05K2201/0382 ,  H05K2201/10234 ,  H05K2201/10416

Abstract: The present invention relates to a method of providing thermal vias in a printed circuit board that includes one or more layers of board material, for conducting heat from components mounted on and/or in the board through said board through said board and away therefrom, and also relates to a printed cirucit board that includes vias arranged in accordance with method. One or more holes (4) are provided in a printed circuit board that includes several metal layers. A metal ball (6) is inserted into each hole and subjected to pressure such as to deform said ball, and tightly fixating the resultant slug against the wall (5) of said hole. The deformed ball or slug fixed in the hole, which may have a metallised inner surface, functions to conduct heat and/or electricity between a metallised topside (2) and bottom side (3) of the printed circuit board and also between intermediate metallised layers in the case of a multi-layer board.

Abstract translation: 本发明涉及一种在印刷电路板中提供热通孔的方法，该印刷电路板包括一层或多层板材料，用于通过所述板从其上安装在板上和/或板上的组件传导热量并远离其;以及 还涉及一种印刷电路板，其包括根据方法布置的通孔。 一个或多个孔（4）设置在包括几个金属层的印刷电路板中。 将金属球（6）插入每个孔中并施加压力以使所述球变形，并将所得的块塞紧紧地固定在所述孔的壁（5）上。 固定在孔中的可能具有金属化内表面的变形的球或块被用来在印刷电路板的金属化顶部（2）和底侧（3）之间以及中间金属化层之间传导热和/或电 在多层板的情况下。

公开(公告)号：WO02044274A1

公开(公告)日：2002-06-06

申请号：PCT/JP2001/009955

申请日：2001-11-14

IPC: C08G59/50 ,  C08G59/68 ,  C08G63/00 ,  C08L63/00 ,  H05K1/09 ,  H05K3/00 ,  H05K3/40 ,  H05K3/46 ,  C08K3/00

CPC classification number: C08L63/00 ,  C08G59/5086 ,  H05K1/095 ,  H05K3/0094 ,  H05K3/4069 ,  H05K3/4602 ,  H05K2201/0209 ,  H05K2201/0347 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2203/1461 ,  Y10T428/249985

Abstract: A liquid thermosetting resin composition comprising (A) an epoxy resin, (B) a curing catalyst, and (C) a filler, which is characterized by exhibiting a viscosity of 1500 dPa s or below at 25 DEG C, a gel time of 300 s or above at a temperature at which the composition exhibits a melt viscosity of 10 dPa s or below, and a gel time of 600 s or below at 130 DEG C. In producing a printed wiring board by forming an interlayer dielectric layer of a resin and a conductive circuit on the surface of a wiring substrate having a conductive circuit pattern including holes, the holes are plugged by filling the holes with the above composition, precuring the resulting composition by heating, abrading and removing the protrusions of the composition from the surface, and curing the remaining composition completely by additional heating. Thus, the via holes or through holes of a printed wiring board can be plugged with good workability.

Abstract translation: 一种液体热固性树脂组合物，其包含（A）环氧树脂，（B）固化催化剂和（C）填料，其特征在于在25℃下显示出1500dPa·s或更低的粘度，凝胶时间为300 s以上，在组合物的熔融粘度为10dPa·s以下的温度下，在130℃下的凝胶时间为600秒以下。在通过形成树脂的层间电介质层来制造印刷电路板 以及在具有包括孔的导电电路图案的布线基板的表面上的导电电路，通过用上述组成填充孔来堵塞孔，通过加热，研磨和除去组合物的突起从表面预先加工所得组合物 ，并通过额外加热固化剩余的组合物。 因此，可以以良好的可加工性堵塞印刷电路板的通孔或通孔。

公开(公告)号：WO01050825A1

公开(公告)日：2001-07-12

申请号：PCT/CH2001/000004

申请日：2001-01-04

IPC: G06K19/077 ,  H01L23/12 ,  H01L23/32 ,  H05K1/00 ,  H05K1/16 ,  H05K1/18 ,  H05K3/00 ,  H05K3/04 ,  H05K3/10 ,  H05K3/22 ,  H05K3/24 ,  H05K3/42 ,  H05K3/46

CPC classification number: G06K19/07779 ,  G06K19/07749 ,  G06K19/07783 ,  G06K19/07784 ,  H01L2924/0002 ,  H05K1/0393 ,  H05K1/165 ,  H05K1/189 ,  H05K3/0014 ,  H05K3/005 ,  H05K3/045 ,  H05K3/107 ,  H05K3/108 ,  H05K3/244 ,  H05K3/423 ,  H05K3/426 ,  H05K3/4611 ,  H05K3/4635 ,  H05K2201/0347 ,  H05K2201/0376 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2203/0108 ,  H05K2203/0353 ,  H05K2203/1545 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49169 ,  H01L2924/00

Abstract: The method for producing an electrical connecting element is essentially characterized in that a plastic deformable substrate is formed with an embossing tool in an embossing step in such a way that recesses are made in said substrate in the areas in which conductive strips and, for instance, through holes or contact surfaces should be formed. The substrate is then coated with a thin conductive layer. In a following step, conductive material is galvanically deposited on the substrate until the recesses are filled with conductive material. Subsequently, the conductive material is removed by means of a removal or etching process until the corresponding areas of the substrate that should not have any conductive surface are free from any metal coating.

Abstract translation: 一种制造电连接部件的方法，由以下事实能够塑性变形的基板以这样的方式与存在凹痕出现其中导体和示例的压花工具的压花步骤变形，其特征在于本质上，另外通孔形成或垫。 这之后是用薄的导体层的基板的涂层。 在下一步骤中，只要导电材料沉积在衬底上，直到凹部中填充有导电材料。 然后，导体材料通过材料去除工艺构成中，例如，除去直到所述衬底的那些位置是自由的金属涂层，这将不具有导电性表面的蚀刻处理。

公开(公告)号：WO99034435A1

公开(公告)日：1999-07-08

申请号：PCT/JP1998/005865

申请日：1998-12-24

IPC: H01L21/60 ,  H01L23/498 ,  H05K3/34 ,  H05K3/40

CPC classification number: H05K3/4007 ,  H01L23/49811 ,  H01L2224/16 ,  H05K3/3473 ,  H05K2201/0347 ,  H05K2201/0367 ,  H05K2203/054 ,  H05K2203/0577 ,  H05K2203/0597

Abstract: A method of manufacturing a low-cost circuit board having a structure capable of preventing defective connections due to thermal stresses appearing in thermal bonding when a circuit board is connected with another through their corresponding terminals. The circuit board includes connection electrodes formed on it to make external connections. Each of the connection electrodes has a portion raised more than 10 mu m above the upper level of wiring conductors, and the raised portion is used for external connections.

Abstract translation: 一种制造低成本电路板的方法，该电路板具有当电路板通过其相应的端子与另一个电路连接时能够防止因热粘合中出现的热应力引起的故障连接的结构。 电路板包括形成在其上的连接电极以进行外部连接。 每个连接电极具有高于布线导体上层10μm以上的部分，并且凸起部分用于外部连接。

公开(公告)号：WO98043295A1

公开(公告)日：1998-10-01

申请号：PCT/JP1998/001209

申请日：1998-03-20

IPC: B32B15/08 ,  B32B15/088 ,  C08G73/10 ,  H01L21/60 ,  H01L23/12 ,  H01L23/31 ,  H01L23/498 ,  H05K1/03 ,  H05K3/34 ,  H05K3/40 ,  H05K3/42 ,  H01L23/32

CPC classification number: H01L23/3121 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/16237 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/3436 ,  H05K3/4007 ,  H05K3/423 ,  H05K2201/0154 ,  H05K2201/0347 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/09481 ,  H05K2201/09563 ,  H05K2201/10378 ,  H05K2203/0759 ,  H05K2203/1572 ,  H01L2924/00014

Abstract: A circuit board including IC connection electrodes and electrodes for connection with a mother substrate formed by disposing a conductor pattern on an insulating substrate, and capable of simplifying a production process without a bonding process between the film-like insulating substrate and the conductor pattern. In the circuit board (13) of this invention, a copper foil conductor circuit (5) is formed between polyimide layers (2, 6). Bumps (8) for IC connection and bumps (9) for connecting a mother substrate are disposed on the conductor circuit (5). The polyimide layers (2, 6) are formed by heating polyamide acid layers (2a, 6a) as the precursor of the polyimide at around 350 DEG C to terminate the imidation reaction.

Abstract translation: 一种电路板，包括IC连接电极和用于与通过在绝缘基板上设置导体图案而形成的母基板连接的电极，并且能够简化在膜状绝缘基板和导体图案之间的接合工艺的制造工艺。 在本发明的电路基板（13）中，在聚酰亚胺层（2,6）之间形成铜箔导体电路（5）。 用于IC连接的突起（8）和用于连接母基板的凸起（9）布置在导体电路（5）上。 通过在约350℃下加热作为聚酰亚胺前体的聚酰胺酸层（2a，6a）以终止酰亚胺化反应形成聚酰亚胺层（2,6）。