-
公开(公告)号：KR1020040044615A
公开(公告)日：2004-05-31
申请号：KR1020020072689
申请日：2002-11-21
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A heterojunction bipolar transistor having an emitter ledge and a fabricating method thereof are provided to form correctly a size of the emitter ledge by using the remaining emitter layer of the desired thickness as an emitter ledge layer. CONSTITUTION: A sub-collector layer(205), a collector layer, a base layer, an emitter layer, and an emitter cap layer are continuously grown on a chemical compound semiconductor substrate(200). An emitter electrode(230) is formed on the emitter cap layer. An emitter mesa is defined by etching the emitter cap layer and a part of the emitter layer. A dielectric layer(250) is formed on the entire surface of the chemical compound semiconductor substrate including a lateral side of the emitter mesa. An emitter ledge is formed and a base layer is exposed by etching the dielectric layer and the remaining emitter layer. A base electrode(270) is formed on the exposed base layer. A base-collector mesa(280) is formed by etching the dielectric layer, the remaining emitter layer, the base layer, and the collector layer. A collector electrode(290) is formed on the sub-collector layer.
Abstract translation: 目的：提供具有发射极壁的异质结双极晶体管及其制造方法，以通过使用所需厚度的剩余发射极层作为发射极壁缘层，正确地形成发射极壁的尺寸。 构成：在化合物半导体衬底（200）上连续生长副集电极层（205），集电极层，基极层，发射极层和发射极覆盖层。 发射极电极（230）形成在发射极盖层上。 通过蚀刻发射极盖层和发射极层的一部分来限定发射极台面。 在包括发射极台面的侧面的化合物半导体衬底的整个表面上形成介电层（250）。 形成发射极壁，并且通过蚀刻介电层和剩余的发射极层来暴露基底层。 在露出的基底层上形成基极（270）。 通过蚀刻介电层，剩余的发射极层，基极层和集电极层来形成基极集电极台面（280）。 集电极（290）形成在副集电极层上。
-
公开(公告)号：KR100322478B1
公开(公告)日：2002-02-07
申请号：KR1020000003872
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H03B5/32
Abstract: 본 발명은 표면 탄성파 공진기와 다중칩 모듈 기판에 내장된 인덕터 및 커패시터 어레이, 온도 보상회로들로 구성되어 내장된 수동 소자 어레이의 조절에 의한 공진 주파수의 보정이 가능한 고주파 발진기 모듈에 관한 것이다.
본 발명은 비교적 저가격이면서 각종 수동 소자들을 안정적으로 내장할 수 있는 저온소성 세라믹을 모듈의 기판으로 사용하고, 여기에 공정이 완료된 표면탄성파 공진기와, 발진기 구성에 필요한 집적회로 칩들을 실장하는 다중칩 모듈 구조로 구성한다. 그리고 다중칩모듈 기판에 내장된 수동소자 어레이 중에서 선택된 인덕터와 커패시터를 표면 탄성파 공진기의 신호 출력선 및 접지선에 연결하여 공진기의 주파수 보정 영역을 넓힘으로써, 지금까지 공정 변수의 영향을 받아서 주파수가 정확하게 정해지지 못했던 표면 탄성파 공진기의 공진 주파수를 모듈 조립 단계에서 자동으로 조정할 수 있도록 한다.-
公开(公告)号：KR1020000019704A
公开(公告)日：2000-04-15
申请号：KR1019980037942
申请日：1998-09-15
Applicant: 한국전자통신연구원
IPC: H05K3/00
CPC classification number: H05K1/184 , H05K1/115 , H05K3/0023 , H05K3/048
Abstract: PURPOSE: A method for fabricating a multi chip module substrate is provided to realize a miniaturization of a multi chip module(MCM) by embedding a resistor. CONSTITUTION: A method for fabricating a multi chip module substrate comprises the steps of: forming an oxide film on a base substrate(10); sequentially forming a ground layer(20), a first insulating layer(72), and a power layer(30); wherein the ground layer is configured by piling a first seed metal layer and a first main metal layer, the first insulation film has a first via hole, and the power layer is configured by piling a second seed metal layer and a second main metal layer; forming a second insulation film(74) having a second via hole on the power layer to then form a resistor(100) at a selected portion of the second insulation film; forming on the second insulation film a first signal layer(40) which is connected to both ends of the resistor and is configured by piling a third seed metal layer and a third main metal layer; forming a third insulation film having a third via hole on an entire structure comprising the first signal layer to then form on the third insulating layer a second signal layer(50) which is configured by piling a fourth seed metal layer and a fourth main metal layer; and forming a fourth insulation film having a fourth via hole on an entire structure comprising the second signal layer to then form on the fourth insulating layer a pad layer which is configured by piling a fifth seed metal layer and a fifth main metal layer;
Abstract translation: 目的：提供一种制造多芯片模块基板的方法，通过嵌入电阻实现多芯片模块（MCM）的小型化。 构成：制造多芯片模块衬底的方法包括以下步骤：在基底衬底（10）上形成氧化膜; 依次形成接地层（20），第一绝缘层（72）和功率层（30）; 其中，所述接地层通过堆叠第一种子金属层和第一主金属层构成，所述第一绝缘膜具有第一通孔，所述功率层通过堆叠第二种子金属层和第二主金属层构成; 在功率层上形成具有第二通孔的第二绝缘膜（74），然后在第二绝缘膜的选定部分形成电阻（100）; 在所述第二绝缘膜上形成连接到所述电阻器的两端的第一信号层（40），并且通过堆叠第三种子金属层和第三主金属层构成; 在包括第一信号层的整个结构上形成具有第三通孔的第三绝缘膜，然后在第三绝缘层上形成第二信号层（50），该第二信号层通过堆叠第四种子金属层和第四主金属层 ; 以及在包括所述第二信号层的整个结构上形成具有第四通孔的第四绝缘膜，然后在所述第四绝缘层上形成通过堆叠第五种子金属层和第五主金属层构成的焊盘层;
-
公开(公告)号：KR100237179B1
公开(公告)日：2000-01-15
申请号：KR1019970038479
申请日：1997-08-12
Applicant: 한국전자통신연구원
IPC: H01L21/84
Abstract: 다중칩모듈(MCM) 중에서 세라믹 특히 그린시트를 기판 재질로 사용하는 MCM-C는 제조 과정에서 고온 열처리 소성 공정으로 인하여 기판의 휨현상이 발생한다. 이러한 현상은 그린시트의 밀도가 일정치 않거나, 열 공정시 온도 구배가 생길 때 발생하는데, 기판의 크기가 큰 경우에는 스트레스를 더 많이 받게되어 휨 발생 가능성 및 휨 정도가 더욱 크다. 이러한 문제점을 해소하기 위하여 열처리 공정인 소성 공정에서 다공성의 지지대를 사용함으로써 휨 발생을 감소시킬 수 있는 방법을 제시한다.
-
公开(公告)号：KR1019990053227A
公开(公告)日：1999-07-15
申请号：KR1019970072828
申请日：1997-12-23
Applicant: 한국전자통신연구원
IPC: H03K5/00
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 위상 동기 루프의 기능을 수행하는 디지털 방식의 주파수 체배 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 입력신호에 동기되고 다수 배의 주파수를 가지는 체배 신호를 순수 디지털 회로로 구성하여 얻을 수 있도록하여 디지털 집적회로 소자에 내장 시킬 수 있는 주파수 체배 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 주파수를 발진하는 주파수 발진수단; 상기 주파수를 분주시켜 출력하는 제 1 및 제 2 주파수 분주수단; 상기 제 1 및 제 2 주파수 분주수단에 의해 분주된 주파수를 카운트하는 제 1 및 제 2 카운팅수단; 및 상기 제 1 및 제 2 카운팅수단의 출력신호 합하여 한주기 주파수를 출력하는 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 외부로부터 입력되는 클럭신호를 다수 배의 주파수로 체배시키는데 이용됨.-
Patent Agency Ranking
公开(公告)号：KR1019980037752A
公开(公告)日：1998-08-05
申请号：KR1019960056552
申请日：1996-11-22
Abstract: 본 발명은 다중칩모듈 세라믹 기판(MCM-C)에서 가스 방출을 위한 전원층의 제조방법에 관한 것으로서, 종래 전원층은 층 전체를 금속과 유기용제로 조성된 금속-패이스트(metal paste)로 스크린 프린팅함으로써 프린팅후 열을 가하는 과정에서 유기용제로부터 가스가 발생하여 비아(via)를 채우고 있는 금속-패이스트에 압력이 작용하여 가스가 비아를 타고 올라가 윗부분은 가스로 인하여 비아와 비아 포획(capture)간의 연결상태가 끊겨지는 경우가 발생하여 전기적으로 단락(open) 현상이 발생할 수 있으므로 본 발명에서는 금속-패이스트에서 발생하는 가스의 양을 작게하여 가스가 비아에 가하는 압력을 낮추어 비아에서의 일종의 기공현상을 제거함으로 인해 단락현상을 제거한다.
-
-
-
公开(公告)号：KR101923968B1
公开(公告)日：2018-12-03
申请号：KR1020120146836
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 전계 효과 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극과 드레인 전극 사이의 기판 상에 배치된 +형 게이트 전극을 포함한다.
-
公开(公告)号：KR101923959B1
公开(公告)日：2018-12-03
申请号：KR1020120143702
申请日：2012-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 고전자 이동도 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이의 기판 상에 배치된 T형 게이트 전극, 및 기판과 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함한다. 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성된다. T형 게이트 전극의 다리부에 접하도록 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 제 3 절연막에 접하도록 제 2 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 그리고 제 2 절연막에 접하도록 순차적으로 적층된 제 1 절연막 및 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재된다.
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.021 seconds)
