公开(公告)号：KR1020170014033A

公开(公告)日：2017-02-08

申请号：KR1020150106278

申请日：2015-07-28

Applicant: 삼성전자주식회사

Inventor： 최지훈 ,  김중호 ,  김동겸 ,  김슬예 ,  노진태 ,  신현진 ,  임승현

IPC: H01L27/115

CPC classification number: H01L21/76877 ,  H01L21/28282 ,  H01L23/53257 ,  H01L27/11582

Abstract: 반도체장치가제공된다. 반도체장치는기판상에교대로적층된절연패턴들및 전극구조체들을포함하는적층구조체, 및상기적층구조체를수직적으로관통하는수직채널구조체를포함한다. 상기전극구조체들의각각은제1 측벽및 상기제1 측벽에대향하는제2 측벽을가지는도전패턴, 상기제1 측벽상의제1 식각방지패턴, 및상기제2 측벽상의제2 식각방지패턴을포함한다.

Abstract translation: 提供半导体器件。 半导体器件包括堆叠结构，其包括交替堆叠在衬底上的绝缘图案和电极结构以及垂直穿过堆叠结构的垂直沟道结构。 每个电极结构包括具有第一侧壁和与第一侧壁相对的第二侧壁的导电图案，第一侧壁上的第一蚀刻防止图案和第二侧壁上的第二蚀刻防止图案。

公开(公告)号：KR1020160121189A

公开(公告)日：2016-10-19

申请号：KR1020150050840

申请日：2015-04-10

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  임승현 ,  조한국 ,  이동훈 ,  함석헌

IPC: H04N5/378 ,  H04N5/3745 ,  H04N5/374

CPC classification number: H04N5/37455 ,  H04N5/3658 ,  H04N5/374 ,  H04N5/378

Abstract: 아날로그디지털변환기의선형성을개선하는이미지센서및 이를포함하는이미지처리시스템이개시된다. 본발명의이미지센서는각각이제1 내지제m(2 이상의정수) 칼럼라인들중 해당칼럼라인에연결되어, 픽셀신호를출력하는복수의픽셀들을포함하는픽셀어레이, 각각이제1 내지제m 칼럼라인들중 대응하는픽셀신호를수신하고, 수신한픽셀신호를램프신호와비교하여, 상기픽셀신호를디지털픽셀신호로변환하는복수의아날로그-디지털변환기들, 및상기복수의아날로그-디지털변환기들중 적어도하나의입력에연결되어, 다른아날로그-디지털변환기들의동작에의한영향을차단하는차단회로를포함한다.

公开(公告)号：KR1020160112074A

公开(公告)日：2016-09-28

申请号：KR1020150036839

申请日：2015-03-17

Applicant: 삼성전자주식회사

Inventor： 최지훈 ,  임승현 ,  김성길 ,  김홍석 ,  임헌형 ,  심현준

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11521 ,  H01L27/11541 ,  H01L27/11551 ,  H01L2924/1443

Abstract: 본발명의실시예들에따른반도체메모리장치는기판상에수직으로적층된게이트전극들을포함하는적층구조체, 상기적층구조체를수직으로관통하며, 상기적층구조체의일 측벽에배치되는수직절연구조체, 상기수직절연구조체의측벽상에배치된수직채널부, 및상기적층구조체의타측에배치되며, 상기기판내에형성된공통소오스영역을포함하되, 상기수직채널부의하부영역의측벽은돌출되어, 상기수직절연구조체와접촉할수 있다.

Abstract translation: 根据本发明的实施例，半导体存储器件包括：堆叠结构，其包括在垂直方向上堆叠在基板上的栅电极; 纵向隔离结构，沿垂直方向贯穿堆叠结构，并设置在堆叠结构的一侧的壁上; 设置在所述垂直绝缘结构的侧壁上的垂直通道单元; 以及设置在层叠结构的另一侧并形成在基板中的公共源极区域。 垂直通道单元的下部区域的侧壁突出以与垂直绝缘结构接触。

公开(公告)号：KR1020160017840A

公开(公告)日：2016-02-17

申请号：KR1020140101114

申请日：2014-08-06

Applicant: 삼성전자주식회사

Inventor： 노영진 ,  최재호 ,  김비오 ,  박광민 ,  안재영 ,  유동철 ,  임승현 ,  이전일

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/518 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/4234 ,  H01L29/7883 ,  H01L29/792 ,  H01L29/78696 ,  H01L29/78642

Abstract: 본발명의실시예에따른반도체장치는, 채널영역을포함하는기판, 기판상에순차적으로배치된터널링층, 전하저장층및 블록킹층을포함하는게이트유전층, 및게이트유전층상에배치되는게이트전극을포함하고, 터널링층은채널영역에수직한방향에서질소의농도가변화되며, 터널링층의중심으로부터전하저장층을향해시프트된위치에서최대질소농도를갖는다.

Abstract translation: 根据本发明的实施例，半导体器件包括：基板，包括沟道区; 包括依次放置在基板上的隧道层，电荷存储层和阻挡层的栅介质层; 以及放置在栅介质层上的栅电极。 隧穿层的浓度在垂直于沟道面积的方向上发生变化，并且具有从隧道层中心向电荷存储层偏移的位置的最大氮浓度。

公开(公告)号：KR101461216B1

公开(公告)日：2014-11-19

申请号：KR1020080022536

申请日：2008-03-11

Applicant: 삼성전자주식회사 ,  연세대학교 산학협력단

Inventor： 천지민 ,  채영철 ,  이형기 ,  김동조 ,  임승현 ,  김동수 ,  한건희

IPC: H04N5/374

Abstract: 본 발명은 구조광을 이용하여 거리를 측정하기 위한 시스템에 이용되는 CMOS 센서의 픽셀 구조에 관한 것이다. 본 발명의 CMOS 센서의 픽셀은 빛을 전기적 신호로 출력하는 광 감지부; 출력된 전압을 수신하는 입력 트랜지스터; 입력 트랜지스터에 연결되며, 주변광으로 인하여 발생된 전하를 축적하는 제1 커패시터; 제1 커패시터에 축적된 전하를 유지하기 위하여 전류가 흐르지 않는 가상 접지 노드를 제공하는 증폭기; 레이저 광원이 오프되었을 때 증폭기의 출력 노드와 가상 접지 노드 사이에 제1 피드백 경로를 생성하는 제1 피드백 트랜지스터; 레이저 광원이 온 되었을 때, 증폭기의 출력 노드와 가상 접지 노드 사이에 제2 피드백 경로를 생성하는 제2 피드백 트랜지스터; 및 제2 피드백 경로에 위치하며, 레이저 광원이 오프일 때 입력 트랜지스터에 전달된 전압과 레이저 광원이 온 되었을 때 입력 트랜지스터에 전달된 전압과의 차분 전압에 대응하는 전하를 축적하는 제2 커패시터를 포함한다. 본 발명에 따르면, 강한 주변광이 존재할 경우에도 구조광에 의한 거리 측정을 정확하게 할 수 있다.
구조광, CMOS 센서, 커패시터, 거리 측정, 이동 로봇

公开(公告)号：KR1020140067695A

公开(公告)日：2014-06-05

申请号：KR1020120135263

申请日：2012-11-27

Applicant: 삼성전자주식회사

Inventor： 서성호 ,  박유진 ,  서진호 ,  유귀성 ,  임승현 ,  함석헌 ,  고경민 ,  양한 ,  윤재철 ,  임용 ,  정재진

IPC: H04N5/369

CPC classification number: H04N5/378 ,  H04N5/3742

Abstract: According to an embodiment of the present invention, the present invention relates to an image sensor capable of leading two rows among a plurality of rows. The image sensor includes: a pixel array including a plurality of rows and a plurality of columns; a pair of first columns and a pair of second columns among a plurality of columns; a pair of analog-digital converters; and a switch arranging circuit connecting the pair of the first columns and the pair of the analog-digital converters by responding to the first switch control signals.

Abstract translation: 根据本发明的实施例，本发明涉及一种能够引导多行中的两行的图像传感器。 图像传感器包括：包括多个行和多个列的像素阵列; 多列中的一对第一列和一对第二列; 一对模拟数字转换器; 以及通过响应于所述第一开关控制信号而连接所述一对第一列和所述一对所述模拟数字转换器的开关布置电路。

公开(公告)号：KR1020130116116A

公开(公告)日：2013-10-23

申请号：KR1020120038710

申请日：2012-04-13

Applicant: 삼성전자주식회사

Inventor： 김비오 ,  노진태 ,  선창우 ,  안재영 ,  임승현 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66666 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/42332 ,  H01L29/7827 ,  H01L29/7926

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve electrical characteristics by forming a channel region including a polysilicon layer. CONSTITUTION: A channel region (120) is extended on a substrate in the vertical direction. The channel region includes a semiconductor layer. The semiconductor layer includes nitrogen. Gate electrodes (150) are separated from each other on the sidewall of the channel region in the vertical direction. A gate dielectric layer (140) is formed in the channel region and between the gate electrodes.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过形成包括多晶硅层的沟道区来改善电特性。 构成：通道区域（120）在垂直方向上在基板上延伸。 沟道区域包括半导体层。 半导体层包括氮。 栅电极（150）在垂直方向上在沟道区域的侧壁上彼此分离。 栅极电介质层（140）形成在沟道区域和栅电极之间。

公开(公告)号：KR1020130058977A

公开(公告)日：2013-06-05

申请号：KR1020110125020

申请日：2011-11-28

Applicant: 삼성전자주식회사

Inventor： 박유진 ,  권민호 ,  유귀성 ,  임승현 ,  김재홍 ,  정운기

IPC: H04N5/361

CPC classification number: H04N5/361 ,  H03F3/04 ,  H03M1/12

Abstract: PURPOSE: An offset removal circuit and an image sensor including the same are provided to remove a dark current offset which can be generated in a unit pixel by using a different reference signal according to the operation section of the unit pixel. CONSTITUTION: A feedback circuit(130) is connected to a second electrode of a decoupling capacitor(110) and an output terminal of a buffer(120) and respectively receives a first reference voltage and a second reference voltage in a reset section and a data section. In order to charge the decoupling capacitor with a first voltage which is a voltage difference of a reset voltage and the first reference voltage in the reset section, the feedback circuit provides the first reference voltage to the second electrode and provides the second reference voltage to the second electrode in the data section.

Abstract translation: 目的：提供偏移消除电路和包括该偏移消除电路的图像传感器，以通过使用根据单位像素的操作部分的不同参考信号去除可以在单位像素中产生的暗电流偏移。 构成：反馈电路（130）连接到去耦电容器（110）的第二电极和缓冲器（120）的输出端子，并分别在复位部分和数据中接收第一参考电压和第二参考电压 部分。 为了对具有复位电压的电压差的第一电压和复位部分中的第一参考电压对去耦电容器充电，反馈电路将第一参考电压提供给第二电极，并将第二参考电压提供给 第二电极在数据部分。

公开(公告)号：KR1020120118765A

公开(公告)日：2012-10-29

申请号：KR1020110036353

申请日：2011-04-19

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  황기현 ,  최한메 ,  임승현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  G11C5/02 ,  G11C16/0483 ,  H01L27/1157 ,  H01L27/0688

Abstract: PURPOSE: A 3D semiconductor memory device and a manufacturing method thereof are provided to improve the degree of integration of the 3D semiconductor memory device by separating the space between adjacent gate patterns using a dielectric pattern. CONSTITUTION: A common source line(CSL) is arranged on a substrate(100). A buried insulating pattern(120) is filled in a vertical active pattern(118). A string selection transistor(SST) includes a conductive pattern(178) and a dielectric pattern(174). Memory cell transistors(MCT1,MCT2) are separated from each other and stacked in the vertical direction. The memory cell transistor includes gate patterns(176,177) and dielectric patterns(172,173).

Abstract translation: 目的：提供3D半导体存储器件及其制造方法，以通过使用电介质图案分离相邻栅极图案之间的空间来提高3D半导体存储器件的集成度。 构成：在基板（100）上布置共同的源极线（CSL）。 掩埋绝缘图案（120）填充在垂直有源图案（118）中。 串选择晶体管（SST）包括导电图案（178）和电介质图案（174）。 存储单元晶体管（MCT1，MCT2）彼此分离并在垂直方向堆叠。 存储单元晶体管包括栅极图案（176,177）和电介质图案（172,173）。

公开(公告)号：KR1020120081426A

公开(公告)日：2012-07-19

申请号：KR1020110002764

申请日：2011-01-11

Applicant: 삼성전자주식회사

Inventor： 유귀성 ,  권민호 ,  정운기 ,  서진호 ,  이동훈 ,  임승현 ,  김재홍

IPC: H04N5/378 ,  H03M1/16 ,  H03M3/00 ,  H03M1/50

CPC classification number: H03M1/164 ,  H03M1/50 ,  H03M3/424 ,  H03M3/456 ,  H03M3/458 ,  H04N5/378 ,  H03M1/12 ,  H04N5/3698

Abstract: PURPOSE: An analog digital converter and an image sensor including the same are provided to implement high speed, high resolution, and low power of an image sensor. CONSTITUTION: A pixel array(110) is arranged in a matrix shape. The pixel array includes a plurality of pixels(111). An EC-ADC(Extended Analog Digital Converter)(140) performs first analog digital conversion for converting an output signal of the pixel array into a digital signal. The EC-ADC obtains residue by using the output signal of the pixel array. The EC-ADC performs second analog digital conversion by using the residue.

Abstract translation: 目的：提供一个模拟数字转换器和包含该模拟数字转换器的图像传感器，以实现图像传感器的高速，高分辨率和低功耗。 构成：像素阵列（110）以矩阵形状排列。 像素阵列包括多个像素（111）。 EC-ADC（扩展模拟数字转换器）（140）执行用于将像素阵列的输出信号转换为数字信号的第一模拟数字转换。 EC-ADC通过使用像素阵列的输出信号来获得残差。 EC-ADC通过使用残留物进行第二次模拟数字转换。