公开(公告)号：KR1019940009362B1

公开(公告)日：1994-10-07

申请号：KR1019910021082

申请日：1991-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  구진근 ,  한태현 ,  구용서

IPC: H01L29/732

Abstract: The PSA (polysilicon self aligned) bipolar device for increasing the integration ratio and the switching speed includes a collector electrode (20) having a trench structure (20) and isolated by an oxide layer (10) self-aligning a base (52) and the collector electrodes as well as removing the contact capacitance of the collector. An emitter electrode (50) and the base electrodes are formed by the same polycrystal silicon and isolated by an oxide layer (55).

Abstract translation: 用于增加积分比和切换速度的PSA（多晶硅自对准）双极器件包括具有沟槽结构（20）并由氧化层（10）隔离的集电极（20），所述氧化物层（10）将基底（52）和 集电极，以及去除集电极的接触电容。 发射电极（50）和基极由相同的多晶硅形成，并由氧化物层（55）隔离。

公开(公告)号：KR1019930008901B1

公开(公告)日：1993-09-16

申请号：KR1019910012523

申请日：1991-07-22

Applicant: 한국전자통신연구원

Inventor： 한태현 ,  김귀동 ,  구용서 ,  구진근 ,  김영민

IPC: H01L29/735

Abstract: The method for manufacturing the high speed bipolar device comprises steps: (a) isolating the device by using the trench to reduce the junction capacitance between the collector and substrate; (b) forming the active region of the device and the emitter polycrystal silicon; (c) forming the non-active base region; (d) removing the base polycrystal silicon formed on the emitter polycrystal silicon by using the dual photoresist; (e) oxidizing the exposed base polycrystal silicon; and (f) forming the electrode.

Abstract translation: 制造高速双极型器件的方法包括以下步骤：（a）通过使用沟槽来隔离器件以减小集电极与衬底之间的结电容; （b）形成器件的有源区和发射极多晶硅; （c）形成非活性碱性区域; （d）通过使用双光致抗蚀剂除去在发射极多晶硅上形成的基底多晶硅; （e）氧化暴露的碱性多晶硅; 和（f）形成电极。

公开(公告)号：KR1020140035787A

公开(公告)日：2014-03-24

申请号：KR1020130002510

申请日：2013-01-09

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  나경일 ,  이진호 ,  구진근

IPC: H01L29/86 ,  H01L29/8605 ,  H01L29/872

Abstract: According to a power rectifying device in the embodiments of the present invention, a gate electrode, a source region and a body region are commonly connected to a first terminal. A substrate beside the body region is connected to a second terminal. Thereby, a power rectifying device having two terminals is realized. The gate electrode may have a spacer shape. Thereby, the channel depth of the channel region of the trench structure of the power rectifying device can be accurately controlled by controlling the width of the gate electrode.

Abstract translation: 根据本发明的实施方式的功率整流装置，栅电极，源极区域和主体区域共同地连接到第一端子。 身体区域旁边的基板连接到第二端子。 由此，实现具有两个端子的电力整流装置。 栅电极可以具有间隔件形状。 由此，可以通过控制栅电极的宽度来精确地控制功率整流装置的沟槽结构的沟道区域的沟道深度。

公开(公告)号：KR1020100063867A

公开(公告)日：2010-06-14

申请号：KR1020080122215

申请日：2008-12-04

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  박건식 ,  박종문 ,  윤용선 ,  김상기 ,  구진근 ,  김보우 ,  강진영

IPC: H01L21/324

CPC classification number: H01L21/67098 ,  H01L21/67017 ,  H01L21/67778

Abstract: PURPOSE: A horizontally shaped diffusion furnace is provided to form a gate insulating layer with a superior thin film by uniformly injecting reaction gas in top, down, left and right direction of silicon wafer substrate. CONSTITUTION: A reaction chamber(21) comprises a reacting gas inlet. In the reaction chamber, the thermal diffusion process about the silicon wafer substrate is executed. A heating part heats the inside of the reaction chamber. A loading part(23) loads a plurality of silicon wafer substrates. A carrying part(24) transfers the loading part to the inside of the reaction chamber. A nitrogen gas injecting part(25) injects the nitrogen gas into the inside of the loading part.

Abstract translation: 目的：提供一种水平形状的扩散炉，通过在硅晶片衬底的上，下，左，右方向上均匀注入反应气体，形成具有优良薄膜的栅极绝缘层。 构成：反应室（21）包括反应气体入口。 在反应室中，执行关于硅晶片衬底的热扩散过程。 加热部件加热反应室的内部。 装载部件（23）装载多个硅晶片基板。 承载部件（24）将装载部件转移到反应室的内部。 氮气注入部（25）将氮气注入到装载部的内部。

公开(公告)号：KR100781905B1

公开(公告)日：2007-12-04

申请号：KR1020060104170

申请日：2006-10-25

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  이상흥 ,  구진근

IPC: H01L27/146 ,  H01L29/737

CPC classification number: H01L27/14689 ,  H01L27/14609 ,  H01L27/14681

Abstract: An image sensor having a hetero junction bipolar transistor and a manufacturing method thereof are provided to reduce the number of transistors by amplifying an optical signal current in a reverse operation. An anode of a photodiode is connected to a power voltage terminal. A base(31) of a bipolar transistor is connected to a cathode of the photodiode. A collector(13) of the bipolar transistor is connected to the anode of the photo diode and the power voltage terminal. The bipolar transistor generates a detection signal amplified by an emitter. A reset PMOS transistor connects the emitter of the bipolar transistor to a ground voltage terminal according to a reset signal applied to a gate(41). A select PMOS transistor transfers the emitter signal of the bipolar transistor to the outside according to a select signal applied to the gate.

Abstract translation: 提供具有异质结双极晶体管的图像传感器及其制造方法，以通过在反向操作中放大光信号电流来减少晶体管的数量。 光电二极管的阳极连接到电源电压端子。 双极晶体管的基极（31）连接到光电二极管的阴极。 双极晶体管的集电极（13）连接到光电二极管和电源电压端子的阳极。 双极晶体管产生由发射极放大的检测信号。 复位PMOS晶体管根据施加到栅极（41）的复位信号将双极晶体管的发射极连接到地电压端子。 选择PMOS晶体管根据施加到栅极的选择信号将双极晶体管的发射极信号传输到外部。

公开(公告)号：KR100723289B1

公开(公告)日：2007-05-30

申请号：KR1020050118998

申请日：2005-12-07

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  구진근 ,  김보우

IPC: H01L29/786

公开(公告)号：KR100606288B1

公开(公告)日：2006-07-31

申请号：KR1020040099118

申请日：2004-11-30

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  유성욱 ,  박종문 ,  윤용선 ,  배윤규 ,  임병원 ,  김상기 ,  구진근 ,  김보우

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 본 발명은 고집적도의 VDMOS(Vertical Diffused Metal Oxide Semiconductor) 트랜지스터를 2번의 포토 마스크 작업으로 제작할 수 있는 단순화된 제조방법에 관한 것이다. 본 발명은 더욱 개량된 자기 정렬 공정을 이용하고, 금속 증착시 발생하는 스텝 커버리지를 이용하여 컨택홀 및 메탈의 마스킹 작업을 생략함으로써 2번의 마스킹 작업만으로 고집적도의 VDMOS를 제작하는 방법을 제공한다.
트랜지스터, 제조 방법, VDMOS, 자기 정렬, 스텝 커버리지

公开(公告)号：KR100566096B1

公开(公告)日：2006-03-31

申请号：KR1020040096680

申请日：2004-11-24

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  이주욱 ,  박종문 ,  유성욱 ,  박건식 ,  윤용선 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L21/027

公开(公告)号：KR100518952B1

公开(公告)日：2005-10-06

申请号：KR1020030097264

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  박건식 ,  유성욱 ,  임병원 ,  김상기 ,  김보우 ,  구진근

IPC: H01L29/737

Abstract: 본 발명은 자기정렬된 에미터/베이스 구조를 가지는 실리콘-게르마늄(SiGe) 이종접합 바이폴라 트랜지스터의 제조 방법에 관한 것이다. 베이스 상부에 고농도의 이온이 도핑된 다결정 혹은 비정질 실리콘막으로 익스트린식 베이스 역할을 하는 베이스 전극을 형성한다. 다결정 혹은 비정질 실리콘막은 증착시 두께 조절이 용이하여 익스트린식 베이스의 저항값을 충분히 감소시킬 수 있다. 익스트린식 베이스의 두께는 인트린식 베이스의 두께에 영향을 미치지 않기 때문에 인트린식 베이스는 얇게 형성하고, 익스트린식 베이스는 두껍게 형성하여 소자의 전기적 특성을 극대화시킬 수 있다.

公开(公告)号：KR100470834B1

公开(公告)日：2005-03-10

申请号：KR1020020073313

申请日：2002-11-23

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  이남열 ,  유인규 ,  김귀동 ,  류상욱 ,  조성목 ,  신웅철 ,  최규정 ,  유병곤 ,  구진근

IPC: H01L27/105

Abstract: 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법을 제공한다.본 발명은 반도체 기판 상에 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막이 순차적으로 적층된 확산 차폐층을 형성하는 것을 포함한다. 상기 확산 차폐층 상에 비스무스-란탄-티타늄-산화물을 포함하는 금속 유기물 용액을 코팅한 후, 상기 코팅된 금속 유기물 용액을 건조시켜 금속 유기물을 형성한다. 상기 금속 유기물을 450℃ 내지 550℃ 온도에서 1차 열처리하여 후에 형성되는 강유전체막의 c축 방향의 결정성을 증가시킨다. 상기 1차 열처리된 금속 유기물을 2차 열처리함으로써 상기 금속 유기물을 결정화시켜 비스무스-란탄-티타늄-산화물로 구성된 강유전체막을 형성한다. 상기 강유전체막 상에 상부 전극을 형성한다. 본 발명은 적절한 확산 차폐층의 선택과 강유전체막의 제조 방법을 최적화하여 강유전체 메모리 전계 효과 트랜지스터의 특성을 향상시킬 수 있다.