-
-
-
-
公开(公告)号：KR101923968B1
公开(公告)日：2018-12-03
申请号：KR1020120146836
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 전계 효과 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극과 드레인 전극 사이의 기판 상에 배치된 +형 게이트 전극을 포함한다.
-
公开(公告)号：KR101923959B1
公开(公告)日：2018-12-03
申请号：KR1020120143702
申请日：2012-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 고전자 이동도 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이의 기판 상에 배치된 T형 게이트 전극, 및 기판과 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함한다. 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성된다. T형 게이트 전극의 다리부에 접하도록 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 제 3 절연막에 접하도록 제 2 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 그리고 제 2 절연막에 접하도록 순차적으로 적층된 제 1 절연막 및 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재된다.
-
Patent Agency Ranking
公开(公告)号：KR101878931B1
公开(公告)日：2018-07-17
申请号：KR1020150088941
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L21/0228 , H01L23/291 , H01L23/3178 , H01L29/2003 , H01L29/205 , H01L29/66212 , H01L29/872
Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.
-
公开(公告)号：KR101775560B1
公开(公告)日：2017-09-07
申请号：KR1020100130291
申请日：2010-12-17
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7831 , H01L29/2003 , H01L29/404 , H01L29/42316 , H01L29/66462 , H01L29/66863 , H01L29/7787 , H01L29/812
Abstract: 본발명은전계효과트랜지스터및 그제조방법에관한것으로서, 반도체기판상부에소스, 드레인및 게이트전극을형성하는주요전극형성단계; 상기소스, 드레인및 게이트전극을포함하는반도체기판상부에절연막을증착하는절연막증착단계; 상기절연막상부에다층의감광막을증착하고패터닝하여개구부의노출층이서로다른다층의전계전극패턴을형성하는전계전극패턴형성단계; 상기전계전극패턴을식각마스크로이용한절연막식각공정을수행하여서로다른단차를가지는절연막을형성하는절연막식각단계; 및상기전계전극패턴을이용하여금속층을증착하고, 리프트오프 (Lift-off) 공정을수행하여상기서로다른단차를가지는절연막상부에전계전극을형성하는전계전극형성단계를포함한다.
-
公开(公告)号：KR1020170000423A
公开(公告)日：2017-01-03
申请号：KR1020150088941
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L21/0228 , H01L23/291 , H01L23/3178 , H01L29/2003 , H01L29/205 , H01L29/66212 , H01L29/872
Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.
Abstract translation: 半导体器件的第一氮化物半导体层设置在衬底上，第二氮化物半导体层设置在第一氮化物半导体层上，第一欧姆金属和第二欧姆金属设置在第二氮化物半导体层上，凹部 在所述第一欧姆金属和所述第二欧姆金属之间的所述第二氮化物半导体层中设置钝化层，所述钝化层覆盖所述第一欧姆金属的一侧，并且所述钝化层覆盖所述凹部区域的底表面和侧面，并且所述第一欧姆金属 金属并延伸到凹陷区域中。
-
公开(公告)号：KR101583094B1
公开(公告)日：2016-01-07
申请号：KR1020100127661
申请日：2010-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/42376 , H01L29/2003 , H01L29/40 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 본발명의반도체소자는 AlGaN/GaN 이종접합구조를가지는기판위에소스전극, 드레인전극, 필드플레이트전극및 게이트전극을형성하는데있어서, 상기게이트전극의머리부하단에위치한제2지지부측면에게이트전극과동일한금속으로이루어진필드플레이트전극을형성함으로써, 게이트전극의무너짐을방지하고반도체소자의고주파및 고전압특성을향상시킨다.
Abstract translation: 本发明涉及一种半导体器件及其制造方法中，根据本发明，形成在具有异质结结构，所述漏电极，所述场板电极与所述栅电极，所述栅电极的基板的的AlGaN / GaN源电极的半导体装置 通过形成由相同金属作为在载体上的第二侧上的栅电极第一场极板电极，位于头的底部，从而防止栅电极的崩溃和提高半导体装置的高频和高压的特点。
-
公开(公告)号：KR1020150081640A
公开(公告)日：2015-07-15
申请号：KR1020140001325
申请日：2014-01-06
Applicant: 한국전자통신연구원 , 울산대학교 산학협력단
Abstract: 본발명은플렉서블전자소자의제조방법을제공한다. 이플렉서블전자소자의제조방법은입자를제공하는단계, 상기입자외부에탄소재료를증착하는단계, 상기탄소재료외부에전도성고분자를증착하는단계, 상기입자를제거하는단계, 및상기전도성고분자가증착된탄소재료를유연성기판상에증착하는단계를포함할수 있다.
Abstract translation: 本发明提供一种制造柔性电子元件的方法。 制造柔性电子元件的方法包括提供粒子的步骤; 将碳材料沉积在颗粒的外部的步骤; 将导电聚合物沉积在碳材料的外部的步骤; 去除颗粒的步骤; 以及将包含导电聚合物的碳材料沉积在柔性基板上的步骤。 因此，根据本发明，该方法能够制造具有3D皱纹结构并包含碳材料和导电聚合物的电极。
-
-
-
-
-
-
-
-
-
Search Results
217
records
(took 0.023 seconds)
