-
公开(公告)号：KR101583094B1
公开(公告)日：2016-01-07
申请号：KR1020100127661
申请日：2010-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/42376 , H01L29/2003 , H01L29/40 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 본발명의반도체소자는 AlGaN/GaN 이종접합구조를가지는기판위에소스전극, 드레인전극, 필드플레이트전극및 게이트전극을형성하는데있어서, 상기게이트전극의머리부하단에위치한제2지지부측면에게이트전극과동일한금속으로이루어진필드플레이트전극을형성함으로써, 게이트전극의무너짐을방지하고반도체소자의고주파및 고전압특성을향상시킨다.
Abstract translation: 本发明涉及一种半导体器件及其制造方法中，根据本发明，形成在具有异质结结构，所述漏电极，所述场板电极与所述栅电极，所述栅电极的基板的的AlGaN / GaN源电极的半导体装置 通过形成由相同金属作为在载体上的第二侧上的栅电极第一场极板电极，位于头的底部，从而防止栅电极的崩溃和提高半导体装置的高频和高压的特点。
-
公开(公告)号：KR1020150066853A
公开(公告)日：2015-06-17
申请号：KR1020130152420
申请日：2013-12-09
Applicant: 한국전자통신연구원
IPC: H01L33/00 , H01L33/32 , H01L21/205 , H01L21/02 , H01L21/28
CPC classification number: H01L33/0075 , H01L21/0228 , H01L21/02293 , H01L21/2056 , H01L21/28194 , H01L33/0062 , H01L33/32
Abstract: 본발명은질화물반도체의제조방법에관한것으로, 반응기내에기판을준비하는것 및상기기판상에에피층을형성하는것을포함하고, 상기에피층을형성하는것은펄스플로우성장법을수행하는것을포함하되, 상기펄스플로우성장법은상기기판상에 5족소스물질을공급하는것 및상기기판상에 3족소스물질을공급하는것을포함하고, 상기 5족및 3족소스물질들은상기반응기내에교대로공급되되, 상기 5족소스물질은히드라진(hydrazine) 계열의물질을포함하는질화물반도체의제조방법에제공된다.
Abstract translation: 本发明涉及一种用于制造氮化物半导体的方法，包括在反应器中制备衬底并在衬底上形成外延层的步骤。 形成外延层时进行脉冲流生长方法; 脉冲流生长方法包括在基板上提供3-5组源材料; 将组3-5材料交替地供应到反应器的内部; 5组源材料包括肼类材料。
-
公开(公告)号：KR101363174B1
公开(公告)日：2014-02-13
申请号：KR1020090075209
申请日：2009-08-14
Applicant: 한국전자통신연구원
CPC classification number: H03F3/24 , H03F1/565 , H03F3/195 , H03F2200/222
Abstract: 본 발명은 전력 증폭기는 게이트 단으로 입력된 신호를 증폭하여 드레인 단으로 출력하는 고전자 이동도 트랜지스터(HEMT)와, 상기 게이트 단과 접지 사이에 연결되는 입력 정합 회로와, 그리고 상기 드레인 단과 접지 사이에 연결되는 직류 바이어스 회로를 포함한다.
상술한 구성을 통하여 음전압을 제공하기 위한 바이어스 수단 없이, 단일 직류 바이어스 회로만으로 고전자 이동도 트랜지스터(HEMT)를 바이어스 할 수 있다. 또한, 션트 인덕터와 초크 인덕터를 통하여 다양한 동작 주파수 대역에서 우수한 정합 특성이 제공될 수 있다.-
公开(公告)号：KR101243836B1
公开(公告)日：2013-03-20
申请号：KR1020090083600
申请日：2009-09-04
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/8128 , H01L29/42316 , H01L29/66863
Abstract: 반도체 소자 및 그 형성 방법이 제공된다. 상기 반도체 소자는 기판, 기판 상에 배치되 게이트 전극의 양 측벽 상에 각각 배치된 제1 보이드 영역 및 제2 보이드 영역을 포함하고, 상기 게이트 전극의 양 측벽 상에 배치된 비대칭 보이드 영역으로 인해 특성이 우수한 반도체 소자가 제공될 수 있다.
T 형 게이트 전극, 보이드, 비대칭-
公开(公告)号：KR1020100061607A
公开(公告)日：2010-06-08
申请号：KR1020080120192
申请日：2008-11-29
Applicant: 한국전자통신연구원
IPC: G02B6/10 , H01L27/146
CPC classification number: H01L25/167 , H01L2224/0603 , H01L2224/45014 , H01L2224/48137 , H01L2224/4903 , H01L2224/73265 , H01L2924/1305 , H01L2924/30107 , H01L2924/00
Abstract: PURPOSE: A high speed optical wiring element is provided to form an optical has high speed, low power, and low price without a serializer, a parallelizer, and a modulator by using a multi-channel fiber. CONSTITUTION: A first semiconductor chip(301) is formed on a SOI(Silicon On Insulator) substrate(200). An optical emitter(302) outputs a multiple optical signal by receiving a multiple electric signal from the first semiconductor chip on the SOI substrate. An optical detector(304) changes the multi optical signal of the SOI substrate into the multiple electric signal. A second semiconductor chip(305) receives a multiple electric signal transformed with the optical detector of the SOI substrate. The SOI substrate comprises a first SOI substrate, a second semiconductor chip, and a second SOI substrate. The first SOI substrate and the second SOI substrate are arranged to be separated.
Abstract translation: 目的：通过使用多通道光纤，提供高速光配线元件以形成具有高速度，低功率和低价格的光学，而不需要串行器，并行器和调制器。 构成：在SOI（绝缘体上硅）衬底（200）上形成第一半导体芯片（301）。 光发射器（302）通过从SOI衬底上的第一半导体芯片接收多个电信号来输出多个光信号。 光检测器（304）将SOI衬底的多光信号改变为多电信号。 第二半导体芯片（305）接收用SOI衬底的光检测器变换的多电信号。 SOI衬底包括第一SOI衬底，第二半导体芯片和第二SOI衬底。 第一SOI衬底和第二SOI衬底被布置成分离。
-
Patent Agency Ranking
公开(公告)号：KR1020090059795A
公开(公告)日：2009-06-11
申请号：KR1020070126841
申请日：2007-12-07
Applicant: 한국전자통신연구원
IPC: H01L21/3205 , H01L21/28 , H01L21/768
CPC classification number: H01L21/76877 , H01L21/0274 , H01L21/31144 , H01L21/76802 , H01L21/76897
Abstract: A manufacturing method of a multilayer metal wiring is provided to stably manufacture a multilayer metal wiring and to reduce possibility of misalignment by forming a pattern through one exposure. A source drain ohmic metal layer is formed by depositing an ohmic metal(130) on a semiconductor substrate having an active layer and a cap layer. A first insulation film(140) is deposited on a whole surface of the semiconductor substrate. A first multilayer photoresist is deposited in consideration of an etching selection ratio with the first insulation film. A first metal wiring(170a) is formed by depositing a metal on a first pattern region. A second insulation film(180) is formed on a whole surface of the substrate having the first metal wiring. A second multilayer photoresist(150b,160b) is deposited in consideration of an etching selection ratio with the second insulation film. A second metal wiring(170b) is formed by depositing a metal on a second pattern region. A protective film is deposited on the second metal wiring.
Abstract translation: 提供多层金属布线的制造方法，以稳定地制造多层金属布线，并通过一次曝光形成图案来减少不对准的可能性。 源极欧姆金属层通过在具有有源层和盖层的半导体衬底上沉积欧姆金属（130）而形成。 第一绝缘膜（140）沉积在半导体衬底的整个表面上。 考虑到与第一绝缘膜的蚀刻选择比，沉积第一多层光致抗蚀剂。 通过在第一图案区域上沉积金属来形成第一金属布线（170a）。 在具有第一金属布线的基板的整个表面上形成第二绝缘膜（180）。 考虑到与第二绝缘膜的蚀刻选择比，沉积第二多层光致抗蚀剂（150b，160b）。 通过在第二图案区域上沉积金属来形成第二金属布线（170b）。 保护膜沉积在第二金属布线上。
-
公开(公告)号：KR1020050055204A
公开(公告)日：2005-06-13
申请号：KR1020030088259
申请日：2003-12-05
Applicant: 한국전자통신연구원
IPC: H01P3/12
Abstract: 본 발명은 도파관이 직각으로 연결되는 부분에서 모서리인 불연속 지점에 의해 발생하는 비정합에 의해 신호의 반사 및 손실이 일어나는 것을 감소시키기 위하여 직각으로 연결되는 부분을 곡면 구조로 제작하여 신호의 반사 및 손실을 개선시키기 위한 것이다.
본 발명에 따르면, 도파관 구조를 갖는 초고주파 패키지 내부의 상호연결을 위한 저손실의 도파관 연결장치을 구현가능하고, 동일 칩과 동일 구조에서 기존 방법에 비해 우수한 성능의 패키지 제품을 생산할 수 있다.-
公开(公告)号：KR100392371B1
公开(公告)日：2003-07-22
申请号：KR1020000059175
申请日：2000-10-09
Applicant: 한국전자통신연구원
IPC: H03H7/18
Abstract: PURPOSE: A phase displacement unit having a low insertion loss variation is provided, which has extremely low variation of an insertion loss within a designed frequency range, by making an insertion loss when operating as a low pass filter similar to an insertion loss when operating as a high pass filter. CONSTITUTION: MESFET(105a,106,105b) are connected in serial between an input port(101) and an output port(102). A capacitor(110a) is connected between a source and a drain of the MESFET(105a). An inductor(111a), a resistor(400a), a resistor(400b) and an inductor(111b) are connected in serial from a source to a drain of the MESFET(106). And a capacitor(110b) is connected between a source and a drain of the MESFET(105b). Also, MESFET(107,108) are connected in serial between a connection node(A) of the resistors(400a,400b) and a ground, and an inductor(112) is connected between a source and a drain of a MESFET(108). Gates of each MESFET are connected to a resistor, and each MESFET receives a bias signal applied to signal ports(103,104) through the resistor.
Abstract translation: 本发明提供一种具有低插入损耗变化量的相位移动单元，其在设计频率范围内具有极低的插入损耗变化，通过在作为低通滤波器工作时产生插入损耗， 高通滤波器。 构成：MESFET（105a，106,105b）串联连接在输入端口（101）和输出端口（102）之间。 电容器（110a）连接在MESFET（105a）的源极和漏极之间。 电感器（111a），电阻器（400a），电阻器（400b）和电感器（111b）从MESFET（106）的源极到漏极串联连接。 并且电容器（110b）连接在MESFET（105b）的源极和漏极之间。 而且，MESFET（107,108）串联连接在电阻器（400a，400b）的连接节点（A）和地之间，并且电感器（112）连接在MESFET（108）的源极和漏极之间。 每个MESFET的栅极连接到电阻器，并且每个MESFET接收通过该电阻器施加到信号端口（103,104）的偏置信号。
-
公开(公告)号：KR102261740B1
公开(公告)日：2021-06-09
申请号：KR1020170027956
申请日：2017-03-03
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/02 , H01L21/027 , H01L29/66 , H01L29/423 , H01L29/45 , H01L21/762
-
公开(公告)号：KR101928814B1
公开(公告)日：2018-12-14
申请号：KR1020120047360
申请日：2012-05-04
Applicant: 한국전자통신연구원
Abstract: 본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하고, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출하고, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.02 seconds)
