Abstract:
합성수지 용액에 금속분말이 혼합된 접착제를 리드프레임 위의 다이패드 상에만 도포하고 그 다이패드를 다단계로 열처리한 후 반도체 칩을 다이패드상에 접착시킴으로써 칩 패키지에서 리드프레임 위의 금속도금층과 에폭시 수지 접착제층의 기능을 동일하게 수행할 수 있는 하나의 층으로 줄일 수 있고, 반도체 칩에 발생하는 정전기나 잔류 잡음(noise)이 금속분말의 전도성으로 인해 제거되며, 리드프레임에 도금되는 금속과 에폭시 접착제간의 열팽창게수의 차이를 최소화하여 반도체 소자의 신뢰성을 증대시킬 수 있다.
Abstract:
반도체 칩을 접착 테이프로부터 하부에서 밀어올려 분리시키기 위한 이젝터와, 이젝터를 지지하는 지지대와, 반도체 칩을 상부에서 진공으로 떼어내기 위한 픽업 툴로 구성되어 있는 반도체 칩 분리장치에 있어서; 반도체 칩 분리 공정중에 반도체 칩의 하부에 균열이 발생하는 문제점을 해결하기 위하여, 이젝터의 상부에 다수개의 선단이 둥근 이젝터 핀을 부착하고, 상기 지지대의 상부에는 다수개의 관통공을 형성한 반도체 칩 분리장치를 구현하였다. 따라서, 이 반도체 칩 분리장치는 반도체 칩의 균열이 분제되는 모든 반도체 패키지의 다이 본딩시에 적용될 수 있다.
Abstract:
쓰루풋을 저하시키지 않으면서도 우수한 전기적 특성 및 누설 전류 특성을 갖는 캐패시터의 유전막 제조방법을 개시한다. 개시된 본 발명은, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 제 2 반응 소스를 공급하는 단계, 및 퍼지하는 단계로 구성되는 단위 사이클을 다수 번 반복하여 유전막을 제조하는 방법에 있어서, 상기 다수의 사이클들 중 초기 사이클 동안은 상기 제 1 반응 소스 및 제 2 반응 소스 중 적어도 하나를 제 1 시간 동안 공급하고, 상기 초기 사이클 이후부터 최종 사이클까지의 후기 사이클 동안은 제 1 반응 소스 및 제 2 반응 소스를 상기 제 1 시간보다 짧은 제 2 시간동안 공급한다. 이때, 상기 초기 사이클의 회수는 상기 후기 사이클의 회수보다 작다. 사이클, ALD, 반응 소스, 하프늄 산화막, 알루미늄 산화막
Abstract:
PURPOSE: An apparatus for manufacturing a semiconductor is provided to minimize a space by using a rectangular transfer chamber. CONSTITUTION: A plurality of processing chambers (50) are arranged in a first direction. A plurality of load lock chambers (30) are separated from the processing chambers. The load lock chambers receive semiconductor substrates which are transferred. A transfer chamber (40) includes a transfer robot and is rectangular.
Abstract:
PURPOSE: A support unit and a substrate processing apparatus having the same are provided to minimize damage to the substrate in a thermal process about the substrate. CONSTITUTION: A processing space processing a substrate is supplied inside a chamber(100). A support unit(1000) supports the substrate. A heating member(200) heats the substrate. A plurality of support pins(1040) is upwardly protruded from a plate. At least one sub pin(1060) is projected from the plate to the top. The support pin is located around the sub pin. [Reference numerals] (226) Power supply unit; (248) Power supply unit; (300) Controller
Abstract:
절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 적층하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 상기 데이터선과 상기 드레인 전극을 형성하는 단계 및 상기 화소 전극을 형성하는 단계 중 적어도 하나는 65 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 8.0%의 칼륨 화합물 및 잔량의 물을 포함하는 식각액 조성물을 이용하여 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다. 식각액, 칼륨 화합물, 염기성 질소 화합물, 언더컷, 프로파일