-
公开(公告)号：KR1020170000423A
公开(公告)日：2017-01-03
申请号：KR1020150088941
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L21/0228 , H01L23/291 , H01L23/3178 , H01L29/2003 , H01L29/205 , H01L29/66212 , H01L29/872
Abstract: 반도체소자의제1 질화물반도체층은기판상에제공되고, 제2 질화물반도체층은제1 질화물반도체층상에제공되고, 제1 오믹메탈및 제2 오믹메탈은제2 질화물반도체층상에제공되고, 리세스영역은제1 오믹메탈과제2 오믹메탈사이의제2 질화물반도체층내에제공되고, 패시베이션층은제1 오믹메탈의측면및 리세스영역의하부면과측면을덮고, 쇼트키전극은제1 오믹메탈상에제공되고, 리세스영역의내부로연장된다.
Abstract translation: 半导体器件的第一氮化物半导体层设置在衬底上，第二氮化物半导体层设置在第一氮化物半导体层上，第一欧姆金属和第二欧姆金属设置在第二氮化物半导体层上，凹部 在所述第一欧姆金属和所述第二欧姆金属之间的所述第二氮化物半导体层中设置钝化层，所述钝化层覆盖所述第一欧姆金属的一侧，并且所述钝化层覆盖所述凹部区域的底表面和侧面，并且所述第一欧姆金属 金属并延伸到凹陷区域中。
-
公开(公告)号：KR1020170000421A
公开(公告)日：2017-01-03
申请号：KR1020150088939
申请日：2015-06-23
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66
Abstract: 반도체소자의기판상의소스전극들및 드레인전극들은기판의상면에평행한제1 방향및 제1 방향과교차하는제2 방향을따라교대로배열되고, 소스배선들은소스전극들상에서, 소스전극들과전기적으로연결되고, 드레인패드는소스배선들상에서, 드레인전극들과전기적으로연결되고, 소스배선들은소스전극들상에서교차점을갖는그리드(grid) 형상을갖고, 평면적관점에서, 드레인패드는소스전극들및 드레인전극들과중첩된다.
-
公开(公告)号：KR1020150066853A
公开(公告)日：2015-06-17
申请号：KR1020130152420
申请日：2013-12-09
Applicant: 한국전자통신연구원
IPC: H01L33/00 , H01L33/32 , H01L21/205 , H01L21/02 , H01L21/28
CPC classification number: H01L33/0075 , H01L21/0228 , H01L21/02293 , H01L21/2056 , H01L21/28194 , H01L33/0062 , H01L33/32
Abstract: 본발명은질화물반도체의제조방법에관한것으로, 반응기내에기판을준비하는것 및상기기판상에에피층을형성하는것을포함하고, 상기에피층을형성하는것은펄스플로우성장법을수행하는것을포함하되, 상기펄스플로우성장법은상기기판상에 5족소스물질을공급하는것 및상기기판상에 3족소스물질을공급하는것을포함하고, 상기 5족및 3족소스물질들은상기반응기내에교대로공급되되, 상기 5족소스물질은히드라진(hydrazine) 계열의물질을포함하는질화물반도체의제조방법에제공된다.
Abstract translation: 本发明涉及一种用于制造氮化物半导体的方法，包括在反应器中制备衬底并在衬底上形成外延层的步骤。 形成外延层时进行脉冲流生长方法; 脉冲流生长方法包括在基板上提供3-5组源材料; 将组3-5材料交替地供应到反应器的内部; 5组源材料包括肼类材料。
-
公开(公告)号：KR1020140078185A
公开(公告)日：2014-06-25
申请号：KR1020120147251
申请日：2012-12-17
Applicant: 한국전자통신연구원
CPC classification number: H01L29/66477 , H01L23/5225 , H01L23/5228 , H01L23/5329 , H01L23/66 , H01L2223/6627 , H01L2223/6683 , H01L2924/0002 , H01L2924/00
Abstract: An electronic chip and a method of fabricating the same are provided. A semiconductor chip may include a substrate; an active device integrated with the substrate; a lower interlayer dielectric which covers the front surface of the result where the active device is provided, and a passive device provided on the lower interlayer dielectric; an upper interlayer dielectric which covers the front surface of the result where the passive device is provided; and a ground electrode provided on the upper interlayer dielectric. In this case, the upper interlayer dielectric layer is made of a material whereby the dielectric constant is higher than that of the lower interlayer dielectric.
Abstract translation: 提供电子芯片及其制造方法。 半导体芯片可以包括基板; 与衬底集成的有源器件; 覆盖提供有源器件的结果的前表面的下层间电介质和设置在下层间电介质上的无源器件; 覆盖提供无源器件的结果的前表面的上层间电介质; 以及设置在上层间电介质上的接地电极。 在这种情况下，上层间电介质层由介电常数高于下层间电介质的材料制成。
-
Patent Agency Ranking
公开(公告)号：KR1020140032251A
公开(公告)日：2014-03-14
申请号：KR1020120098921
申请日：2012-09-06
Applicant: 한국전자통신연구원
IPC: A63B23/03
CPC classification number: A63B23/03
Abstract: An eyeball exercise device according to an embodiment of the present invention comprises: a plurality of LEDs formed around a display at a certain interval; and an input part setting a program to make the LEDs operate according to a certain operating pattern, and the input part saves the program storing the operating pattern by a pattern number, operates the LEDs responding to the selected pattern number, sets the time when the program operates, and processes the eyeball movement at every setting time.
Abstract translation: 根据本发明的实施例的眼球训练装置包括：以一定间隔在显示器周围形成的多个LED; 以及输入部，设定程序以使得LED根据某一操作模式进行操作，并且输入部分将存储操作模式的程序保存为模式号，根据所选择的模式编号操作LED，设置时间 程序运行，并在每个设定时刻处理眼球运动。
-
公开(公告)号：KR1020110049255A
公开(公告)日：2011-05-12
申请号：KR1020090106191
申请日：2009-11-04
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A method for manufacturing a semiconductor substrate for a semiconductor light emitting device and method for manufacturing a semiconductor light emitting device are provided to reduce stress due to mismatch of grid coefficients and thermal expansion coefficients between a silicon substrate and a GaN semiconductor film, thereby increasing light extracting efficiency. CONSTITUTION: An oxide layer(110) is formed on a silicon substrate. A metal thin film is deposited on the oxide layer. A metal thin fill is annealed to form a metal nano particle with a nano pattern. An oxide layer is etched by a nano pattern using the metal nano particle as a mask. The metal nano particle is etched. The oxide layer is etched by a nano pattern by using the metal nano particle as a mask. A buffer layer(130) is formed on an oxide layer and a silicon substrate on which an oxide layer is not formed.
Abstract translation: 目的：提供一种半导体发光器件用半导体衬底的制造方法及半导体发光元件的制造方法，以减少由于硅衬底与GaN半导体膜之间的栅格系数不匹配和热膨胀系数引起的应力，由此 提高光提取效率。 构成：在硅衬底上形成氧化物层（110）。 金属薄膜沉积在氧化物层上。 将金属薄填充物退火以形成具有纳米图案的金属纳米颗粒。 使用金属纳米颗粒作为掩模，通过纳米图案蚀刻氧化物层。 蚀刻金属纳米颗粒。 通过使用金属纳米颗粒作为掩模，通过纳米图案蚀刻氧化物层。 在氧化物层和未形成氧化物层的硅衬底上形成缓冲层（130）。
-
公开(公告)号：KR1020100136790A
公开(公告)日：2010-12-29
申请号：KR1020090055080
申请日：2009-06-19
Applicant: 한국전자통신연구원
IPC: H01L31/04
CPC classification number: H01L31/0322 , H01L31/0392 , H01L31/03923 , H01L31/03925 , H01L31/072 , Y02E10/52 , Y02E10/541 , Y02P70/521
Abstract: PURPOSE: A copper-indium-gallium-selenium(CIGS)-based thin film solar cell and a method for manufacturing the same are provided to increase the efficiency of the solar cell by facilitating the movement of electric charges generated by solar light. CONSTITUTION: A metal electrode layer(110) is arranged on a substrate(100). The specific resistance of the metal electrode layer is low. The metal electrode layer is composed of molybdenum. An optical absorbent layer(120) is formed on the metal electrode layer. A buffer layer, containing an indium-gallium nitride film, is formed on the optical absorbent layer(130). A transparent electrode layer(140) is formed on the buffer layer.
Abstract translation: 目的：提供一种基于铜铟镓硒（CIGS）的薄膜太阳能电池及其制造方法，以通过促进太阳光产生的电荷的移动来提高太阳能电池的效率。 构成：在基板（100）上配置金属电极层（110）。 金属电极层的电阻率低。 金属电极层由钼构成。 在金属电极层上形成光吸收层（120）。 在光吸收层（130）上形成有含有氮化铟镓膜的缓冲层。 在缓冲层上形成透明电极层（140）。
-
公开(公告)号：KR100599123B1
公开(公告)日：2006-07-12
申请号：KR1020040103686
申请日：2004-12-09
Applicant: 한국전자통신연구원
IPC: H01L21/318 , H01L33/12 , H01S5/30
Abstract: 본 발명은 질화물 반도체의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 소정 두께의 Al
x O
y N
z (0≤x≤1, 0≤y≤1, 0≤z≤1) 완충층을 증착하는 단계와, 열처리를 수행한 후 소정 두께의 단결정 반도체층을 성장하는 단계를 포함함으로써, 종래의 저온 GaN 및 AlN 층을 이용한 성장법에 비해 ALE로 성장된 완충층의 조성 및 밀도 제어를 통하여 기판과의 격자 부정합 및 열팽창계수 차이를 감소시켜 질화물 반도체의 특성을 높일 수 있는 효과가 있다.
질화물 반도체, 사파이어 기판, 원자층 에피택시(ALE), 유기금속 화학기상증착법(MOCVD), 완충층, 단결정 반도체층-
公开(公告)号：KR100590763B1
公开(公告)日：2006-06-15
申请号：KR1020030087255
申请日：2003-12-03
Applicant: 한국전자통신연구원
Inventor： 배성범
IPC: H01L29/778
Abstract: 게이트 전극의 누설 전류를 방지할 수 있는 이종 접합을 가지는 고전자 이동도 트랜지스터(HEMT)의 제조방법을 개시한다. 개시된 본 발명의 HEMT의 제조방법은 절연 기판상부에 GaN 성분을 포함하는 반절연층을 형성하고, 상기 반절연층 상부에 반도체층을 형성한다음, 상기 반도체층 상부의 소정 부분에 저온 증착 방식에 의해 AlON층을 형성한다. 상기 AlON층 양측의 반도체층 상부에 오믹 콘택층을 형성하고, 상기 AlON층 상부에 쇼트키 콘택층을 형성한다.
GaN, HEMT, MISFET, AlON
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.027 seconds)
