中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

95 records (took 0.019 seconds)

    AN INTERCONNECT STRUCTURE WITH DIELECTRIC AIR GAPS
    51.
    发明申请
    AN INTERCONNECT STRUCTURE WITH DIELECTRIC AIR GAPS 审中-公开
    具有介质空气间隙的互连结构

    公开(公告)号：WO2008008758A3

    公开(公告)日：2008-05-08

    申请号：PCT/US2007073128

    申请日：2007-07-10

    Applicant: IBM ,  YANG CHIH-CHAO

    Inventor： YANG CHIH-CHAO

    IPC: H01L21/469 ,  H01L23/52

    CPC classification number: H01L21/7682 ,  H01L21/76835

    Abstract: An interconnect structure with improved performance and capacitance by providing air gaps inside the dielectric layer by use of a multi-phase photoresist material. The interconnect features are embedded in a dielectric layer having a columnar air gap structure in a portion of the dielectric layer surrounding the interconnect features. The interconnect features may also be embedded in a dielectric layer having two or more phases with a different dielectric constant created. The interconnect structure is compatible with current back end of line processing.

    Abstract translation: 通过使用多相光刻胶材料在介电层内部提供气隙，具有改进的性能和电容的互连结构。 互连特征被嵌入在介电层的围绕互连特征的一部分中具有柱状气隙结构的介电层中。 互连特征还可以被嵌入在具有两个或更多个相的介电层中，并且具有不同的介电常数。 互连结构与当前的线路后端处理兼容。

    Semiconductor switching device and method of making the same
    54.
    发明专利
    Semiconductor switching device and method of making the same 未知

    公开(公告)号：GB2504879A

    公开(公告)日：2014-02-12

    申请号：GB201319512

    申请日：2012-05-10

    Applicant: IBM

    Inventor： YANG CHIH-CHAO ,  COHEN STEPHAN A ,  BAOZHEN LI

    IPC: H01L23/525

    Abstract: A switching device (140 or 240) including a first dielectric layer (102 or 207) having a first top surface (108 or 218), two conductive features (104, 106 or 214, 216) embedded in the first dielectric layer (102 or 207), each conductive feature (104, 106 or 214, 216) having a second top surface (110, 112 or 220, 222) that is substantially coplanar with the first top surface (108 or 218) of the first dielectric layer (102 or 207), and a set of discrete islands of a low diffusion mobility metal (114a-c or 204a-c) between the two conductive features (104, 106 or 214, 216). The discrete islands of the low diffusion mobility metal (114a-c or 204a-c) may be either on the first top surface (108) or embedded in the first dielectric layer (207). The electric conductivity across the two conductive features (104, 106 or 214, 216) of the switching device (140 or 240) increases when a prescribed voltage is applied to the two conductive features (104, 106 or 214, 216). A method of forming such a switching device (140 or 240) is also provided.

    3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
    55.
    发明专利
    3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit 未知

    公开(公告)号：DE112011102446T5

    公开(公告)日：2013-08-22

    申请号：DE112011102446

    申请日：2011-08-16

    Applicant: IBM

    Inventor： CHEN FEN ,  YANG CHIH-CHAO ,  LI BAOZHEN

    IPC: H01L21/02 ,  H01L21/768 ,  H01L23/522

    Abstract: Die vorliegende Erfindung stellt einen 3D-Durchkontaktierungskondensator und ein Verfahren zum Ausbilden desselben bereit. Der Kondensator weist eine Isolierschicht (110) auf einem Substrat auf. Die Isolierschicht weist eine Durchkontaktierung auf, die Seitenwände und einen Boden hat. Eine erste Elektrode (118a, 118b) überlagert die Seitenwände und mindestens einen Teil des Bodens der Durchkontaktierung. Eine erste dielektrische Materialschicht mit hoher Dielektrizitätskonstante (120) überlagert die erste Elektrode. Eine erste leitfähige Platte (122) befindet sich über der ersten dielektrischen Materialschicht mit hoher Dielektrizitätskonstante. Eine zweite dielektrische Materialschicht mit hoher Dielektrizitätskonstante (126) überlagert die erste leitfähige Platte und lässt einen verbleibenden Anteil der Durchkontaktierung ungefüllt. Eine zweite Elektrode (128) wird in dem verbleibenden Anteil der Durchkontaktierung ausgebildet. Die erste leitfähige Platte ist im Wesentlichen parallel zur ersten Elektrode und steht weder mit der ersten noch mit der zweiten Elektrode in Kontakt. Ein Array solcher 3D-Durchkontaktierungskondensatoren wird auch bereitgestellt.

    Method and structure to improve the conductivity of narrow copper filled vias
    56.
    发明专利
    Method and structure to improve the conductivity of narrow copper filled vias 未知

    公开(公告)号：GB2495451A

    公开(公告)日：2013-04-10

    申请号：GB201301210

    申请日：2011-07-13

    Applicant: IBM

    Inventor： MCFEELY FENTON READ ,  YANG CHIH-CHAO

    IPC: H01L23/532 ,  H01L21/768

    Abstract: Techniques for improving the conductivity of copper (Cu)-filled vias are provided. In one aspect, a method of fabricating a Cu-filled via is provided. The method includes the following steps. A via is etched in a dielectric. The via is lined with a diffusion barrier. A thin ruthenium (Ru) layer is conformally deposited onto the diffusion barrier. A thin seed Cu layer is deposited on the Ru layer. A first anneal is performed to increase a grain size of the seed Cu layer. The via is filled with additional Cu. A second anneal is performed to increase the grain size of the additional Cu.

    Conductive structure for narrow interconnect openings
    57.
    发明专利
    Conductive structure for narrow interconnect openings 未知

    公开(公告)号：GB2485689A

    公开(公告)日：2012-05-23

    申请号：GB201200519

    申请日：2010-08-25

    Applicant: IBM

    Inventor： ROSSNAGEL STEPHEN ,  YANG CHIH-CHAO ,  EDELSTEIN DANIEL ,  NOGAMI TAKESHI

    IPC: H01L21/768

    Abstract: An interconnect structure having reduced electrical resistance and a method of forming such an interconnect structure are provided. The interconnect structure includes a dielectric material (24) including at least one opening therein. The at least one opening is filled with an optional barrier diffusion layer (30), a grain growth promotion layer (32), an agglomerated plating seed layer (34'), an optional second plating seed layer a conductive structure (38). The conductive structure which includes a metal-containing conductive material, typically Cu, has a bamboo microstructure and an average grain size of larger than 0.05 microns. In some embodiments, the conductive structure includes conductive grains that have a (111) crystal orientation.

    58.
    发明专利
    未知

    公开(公告)号：AT535013T

    公开(公告)日：2011-12-15

    申请号：AT06740771

    申请日：2006-04-07

    Applicant: IBM

    Inventor： YANG CHIH-CHAO ,  CLEVENGER LAWRENCE ,  COWLEY ANDREW ,  DALTON TIMOTHY ,  YOON MEEYOUNG

    IPC: H01L21/4763 ,  H01L21/768

    Abstract: A structure. The structure includes: a core electrical conductor having a top surface, an opposite bottom surface and sides between the top and bottom surfaces; an electrically conductive liner in direct physical contact with and covering the bottom surface and the sides of the core electrical conductor, embedded portions of the electrically conductive liner in direct physical contact with and extending over the core electrical conductor in regions of the core electrical conductor adjacent to both the top surface and the sides of the core electrical conductor; and an electrically conductive cap in direct physical contact with the top surface of the core electrical conductor that is exposed between the embedded portions of the electrically conductive liner.

    UMWICKELNDE OBERE ELEKTRODENLEITUNG FÜR RESISTIVE SCHALTEINHEIT MIT KREUZSCHIENENFELD
    60.
    发明专利
    UMWICKELNDE OBERE ELEKTRODENLEITUNG FÜR RESISTIVE SCHALTEINHEIT MIT KREUZSCHIENENFELD 未知

    公开(公告)号：DE112018004641T5

    公开(公告)日：2020-06-04

    申请号：DE112018004641

    申请日：2018-11-01

    Applicant: IBM

    Inventor： ANDO TAKASHI ,  YANG CHIH-CHAO ,  BRIGGS BENJAMIN ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE

    IPC: H01L45/00

    Abstract: Es wird ein Verfahren zum Bilden einer Halbleitereinheit vorgestellt. Das Verfahren umfasst Abscheiden einer isolierenden Schicht über einem Halbleitersubstrat, Ätzen der isolierenden Schicht, um eine Mehrzahl von Gräben zum Aufnehmen eines ersten leitenden Materials zu bilden, Bilden eines resistiv schaltenden Speicherelements über mindestens einem Graben der Mehrzahl von Gräben, wobei das resistiv schaltende Speicherelement eine darauf ausgebildete leitende Abdeckung aufweist, und Abscheiden einer dielektrischen Abdeckung über den Gräben. Das Verfahren umfasst ferner Ätzen von Teilen der isolierenden Schicht, um einen Abschnitt der dielektrischen Abdeckung freizulegen, die über dem resistiv schaltenden Speicherelement ausgebildet ist, Ätzen des frei liegenden Abschnitts der dielektrischen Abdeckung, um die leitende Abdeckung des resistiv schaltenden Speicherelements freizulegen, und Bilden einer Barriereschicht in direktem Kontakt mit dem frei liegenden Abschnitt der leitenden Abdeckung.

Patent Agency Ranking