公开(公告)号：DE102015118633B8

公开(公告)日：2021-07-15

申请号：DE102015118633

申请日：2015-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  BEER GOTTFRIED ,  HOEGERL JUERGEN ,  HOIER MAGDALENA ,  MEYER-BERG GEORG

IPC: H01L23/538 ,  H01L21/50 ,  H01L23/10 ,  H01L25/07

公开(公告)号：DE102013216709B4

公开(公告)日：2021-03-25

申请号：DE102013216709

申请日：2013-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  FÜRGUT EDWARD

IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60

Abstract: Halbleiteranordnung umfassend:eine obere Kontaktplatte (41) und eine untere Kontaktplatte (42);eine Anzahl von Chipbaugruppen (3), von denen eine jede aufweist:- einen Halbleiterchip (1) mit einem Halbleiterkörper (10), wobei der Halbleiterkörper (10) eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist;- eine auf der Oberseite angeordnete obere Hauptelektrode (11);- eine auf der Unterseite angeordnete untere Hauptelektrode (12);- ein elektrisch leitendes oberes Ausgleichsplättchen (21), das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mit dieser mittels einer oberen Verbindungsschicht (31) stoffschlüssig und elektrisch leitend verbunden ist;- ein elektrisch leitendes unteres Ausgleichsplättchen (22), das auf der dem Halbleiterkörper (10) abgewandten Seite der unteren Hauptelektrode (12) angeordnet und mit dieser mittels einer unteren Verbindungsschicht (32) stoffschlüssig und elektrisch leitend verbunden ist; und- eine dielektrische Einbettmasse (4), die den Halbleiterchip (1) seitlich umlaufend ringförmig derart umschließt, dass die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) und die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) zumindest nicht vollständig von der Einbettmasse (4) bedeckt sind und dadurch frei liegen;wobei eine jede der Chipbaugruppen (3) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist, dass bei dieser Chipbaugruppe (3)- die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) die obere Kontaktplatte (41) elektrisch und mechanisch kontaktiert;- die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) die untere Kontaktplatte (42) elektrisch und mechanisch kontaktiert;wobei die obere Kontaktplatte (41) auf ihrer der unteren Kontaktplatte (42) zugewandten Seite für eine jede der Chipbaugruppen (3) ein Kontaktpodest (411) aufweist, das die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) elektrisch und mechanisch kontaktiert; undwobei zwei unmittelbar benachbarte der Chipbaugruppen (3) einen Abstand von kleiner oder gleich 100 µm aufweisen, oder bündig aneinander anliegen.

公开(公告)号：DE102014111829B4

公开(公告)日：2020-10-01

申请号：DE102014111829

申请日：2014-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  FUERGUT EDWARD ,  BEER GOTTFRIED ,  HOHLFELD OLAF

IPC: H01L23/52 ,  H01L21/58 ,  H01L21/60 ,  H01L23/12 ,  H01L23/28 ,  H01L23/48 ,  H01L25/07

Abstract: Halbleitermodul (100), das Folgendes umfasst:einen einzelnen zusammenhängenden Träger (20);mehrere auf dem einzelnen zusammenhängenden Träger (20) angeordnete Halbleiter-Transistorchips (30);mehrere auf dem einzelnen zusammenhängenden Träger angeordnete Halbleiter-Diodenchips (40);eine Kapselungsschicht (70), die über den Halbleiter-Transistorchips (30) und den Halbleiter-Diodenchips (40) angeordnet ist, wobei die Kapselungsschicht (70) Via-Verbindungen (71) zu den Halbleiter-Transistorchips (30) und den Halbleiter-Diodenchips (40) umfasst; undeine Metallisierungsschicht, die mehrere, mit den Via-Verbindungen (71) verbundene metallische Bereiche (72) umfasst,wobei der einzelne zusammenhängende Träger (20) ein DCB-Substrat (Direct Copper Bonded), ein DAB-Substrat (Direct Aluminium Bonded) oder ein AMB-Substrat (Active Metal Brazing) umfasst und wobei das DCB-, DAB- oder AMB-Substrat eine Keramikschicht (21) oder eine Dielektrikumsschicht umfasst.

公开(公告)号：DE102013217802B4

公开(公告)日：2020-01-09

申请号：DE102013217802

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/10 ,  H01L23/28 ,  H01L25/07

Abstract: Halbleiteranordnung (7) umfassend:eine elektrisch leitende obere Kontaktplatte (41) und eine elektrisch leitende untere Kontaktplatte (42);eine Anzahl von Chipbaugruppen (2), von denen eine jede aufweist:- einen Halbleiterchip (1) mit einem Halbleiterkörper (10), wobei der Halbleiterkörper (10) eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist;- eine auf der Oberseite angeordnete, individuelle obere Hauptelektrode (11); und- eine an der Oberseite angeordnete, individuelle Steuerelektrode (13); wobei die Chipbaugruppen (2) entweder jeweils eine separate untere Hauptelektrode (12) aufweisen, die auf der Unterseite des Halbleiterchips (100) der betreffenden Chipbaugruppe (2) angeordnet ist, oder eine gemeinsame untere Hauptelektrode (92), die bei einer jeden der Chipbaugruppen (2) auf der Unterseite des Halbleiterkörpers (100) dieser Chipbaugruppe (2) angeordnet ist;wobei bei einer jeden der Chipbaugruppen (2) mittels deren Steuerelektrode (13) ein elektrischer Strom zwischen der individuellen oberen Hauptelektrode (11) und der individuellen oder der gemeinsamen unteren Hauptelektrode (12, 92) gesteuert werden kann;eine dielektrische Einbettmasse (4), durch die die Chipbaugruppen (2) zu einem festen Verbund (6) stoffschlüssig miteinander verbunden sind;eine Steuerelektrodenverschaltungsstruktur (70), die in den festen Verbund (6) eingebettet ist und die die Steuerelektroden (13) der Chipbaugruppen (2) elektrisch leitend miteinander verbindet; undwobei(a) eine jede der Chipbaugruppen (2) ein elektrisch leitendes oberes Ausgleichsplättchen (21) aufweist, das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mittels einer oberen Verbindungsschicht (31) mit der oberen Hauptelektrode (11) stoffschlüssig und elektrisch leitend verbunden ist und das dazu ausgebildet ist, die obere Kontaktplatte (41) druckzukontaktieren; oder(b) die Chipbaugruppen (2) eine gemeinsame, elektrisch leitende obere Ausgleichsplatte (21) aufweisen, die bei einer jeden der Chipbaugruppen (2) auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mittels einer oberen Verbindungsschicht (31) mit der oberen Hauptelektrode (11) stoffschlüssig und elektrisch leitend verbunden ist und die dazu ausgebildet ist, die obere Kontaktplatte (41) druckzukontaktieren.

公开(公告)号：DE102011054120B4

公开(公告)日：2019-01-24

申请号：DE102011054120

申请日：2011-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/283 ,  H01L21/60 ,  H01L23/48 ,  H01L23/52

Abstract: Verfahren zum Ausbilden einer elektronischen Vorrichtung, wobei das Verfahren umfasst:Bereitstellen eines Werkstücks (1210) mit einer im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer ersten Sperrschicht (410) über der im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer leitenden Zwischenschicht (420) über der ersten Sperrschicht (410);Ausbilden einer zweiten Sperrschicht (430) über der leitenden Zwischenschicht (420);Ausbilden einer Keimschicht (440) über der zweiten Sperrschicht (430);Entfernen eines Abschnitts der Keimschicht (440), um einen verbleibenden Abschnitt der Keimschicht (440R) zurückzulassen und um einen Abschnitt der zweiten Sperrschicht (430) freizulegen, wobei der verbleibende Abschnitt der Keimschicht (440R) im Wesentlichen planar ist; undElektroplattieren einer Füllschicht (510) auf dem verbleibenden Abschnitt der Keimschicht (440R).

公开(公告)号：DE102016113093A1

公开(公告)日：2017-01-26

申请号：DE102016113093

申请日：2016-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER ,  BEER GOTTFRIED ,  HOEGERL JÜRGEN ,  MUNDING ANDREAS

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/488

Abstract: Ein Halbleiterchip enthält einen Halbleiterkörper mit einem aktiven Bauelementgebiet, eine oder mehrere Metallisierungsschichten, von dem Halbleiterkörper isoliert und konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zu dem aktiven Bauelementgebiet und mehrere Kontaktanschlüsse, in einer äußersten der Metallisierungsschichten ausgebildet oder darauf angeordnet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zum Halbleiterchip. Ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse ist für den Halbleiterchip definiert. Eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse besitzen eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch. Eine einzelne gemeinsame Lötverbindung kann zwei oder mehrere der Kontaktanschlüsse des Halbleiterchips mit einem oder mehreren Kontaktanschlüssen eines Substrats wie etwa einer Leiterplatte, eines Interposers oder eines anderen Halbleiterchips verbinden.

公开(公告)号：DE102015106373A1

公开(公告)日：2016-10-27

申请号：DE102015106373

申请日：2015-04-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THEUSS HORST ,  DEHE ALFONS ,  KOLB STEFAN ,  SCHALLER RAINER ,  BEER GOTTFRIED ,  BEER SEBASTIAN ,  JOST FRANZ ,  RUHL GÜNTHER

IPC: G01N21/17 ,  G01N21/3504

Abstract: Der photoakustische Gassensor umfasst eine Lichtemittereinheit, die einen Lichtemitter, der dazu konfiguriert ist, ein Lichtbündel aus Lichtpulsen mit einer vorbestimmten Wiederholungsfrequenz und einer Wellenlänge, die einem Absorptionsband eines zu erfassenden Gases entspricht, zu emittieren, und eine Detektoreinheit, die ein Mikrofon umfasst, umfasst, wobei die Lichtemittereinheit derart angeordnet ist, dass das Lichtbündel aus Lichtpulsen einen Bereich durchquert, der dazu konfiguriert ist, das Gas aufzunehmen, und die Detektoreinheit derart angeordnet ist, dass das Mikrofon ein Signal empfangen kann, das mit der Wiederholungsfrequenz oszilliert.

公开(公告)号：DE102014106062A1

公开(公告)日：2015-11-05

申请号：DE102014106062

申请日：2014-04-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  SPOETTL THOMAS ,  POHL JENS ,  BEER GOTTFRIED

IPC: G06K19/077

Abstract: In verschiedenen Ausführungsbeispielen wird ein Chipkartenmodul bereitgestellt, welches einen Träger mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche aufweisen kann, wobei der Träger mindestens eine Durchkontaktierung aufweisen kann. Das Chipkartenmodul kann ferner ein über der ersten Hauptoberfläche des Trägers angeordnetes Kontaktfeld mit mehreren elektrischen Kontakten aufweisen, wobei mindestens ein elektrischer Kontakt der mehreren elektrischen Kontakte elektrisch mit der Durchkantaktierung verbunden sein kann, sowie einen über der zweiten Hauptoberfläche angeordneten Chip, wobei der Chip mit mindestens einem elektrischen Kontakt der mehreren elektrischen Kontakte mittels der Durchkantaktierung elektrisch gekoppelt sein kann, und mindestens ein über der zweiten Hauptoberfläche angeordnetes und mit dem Chip elektrisch leitend verbundenes optoelektronisches Bauelement.

公开(公告)号：DE102014116382A1

公开(公告)日：2015-05-13

申请号：DE102014116382

申请日：2014-11-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  HOEGERL JÜRGEN ,  BEER GOTTFRIED ,  HOIER MAGDALENA

IPC: H01L23/48 ,  H01L23/04 ,  H01L25/07 ,  H01L25/16 ,  H01L25/18

Abstract: Ein Halbleitergehäuse umfasst einen Formkörper, der eine erste Hauptfläche, eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche und Seitenflächen aufweist, welche die erste und zweite Hauptfläche verbinden; ein erstes Halbleitermodul, das eine Vielzahl von ersten Halbleiterchips und eine erste Einkapselungsschicht umfasst, die über den ersten Halbleiterchips angeordnet ist; und ein zweites Halbleitermodul, das über dem ersten Halbleitermodul angeordnet ist. Das zweite Halbleitermodul umfasst eine Vielzahl von zweiten Halbleiterkanälen und eine zweite Einkapselungsschicht, die über den zweiten Halbleiterkanälen angeordnet ist. Das Halbleitergehäuse umfasst ferner eine Vielzahl von externen Verbindern, die sich durch eine oder mehrere der Seitenflächen des Formkörpers erstrecken.

公开(公告)号：DE102013217801A1

公开(公告)日：2015-03-05

申请号：DE102013217801

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft eine Halbleiteranordnung, Diese umfasst eine obere Kontaktplatte (41), eine untere Kontaktplatte (42), eine Anzahl von Chipbaugruppen (2), eine dielektrische Einbettmasse (4), sowie eine Steuerelektrodenverschaltungsstruktur (70). Eine jede der Chipbaugruppen (2) weist einen Halbleiterchip mit einem Halbleiterkörper auf, wobei der Halbleiterkörper eine Oberseite und eine der Oberseite entgegen gesetzte Unterseite besitzt, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist. Außerdem besitzt ein jeder der Halbleiterchips eine auf der Oberseite angeordnete obere Hauptelektrode, eine auf der Unterseite angeordnete untere Hauptelektrode, eine an der Oberseite angeordnete Steuerelektrode, und ein elektrisch leitendes oberes Ausgleichsplättchen, das auf der dem Halbleiterkörper abgewandten Seite der oberen Hauptelektrode angeordnet und mittels einer oberen Verbindungsschicht mit der oberen Hauptelektrode stoffschlüssig und elektrisch leitend verbunden ist. Ober die Steuerelektrode kann ein elektrischer Strom zwischen der oberen Hauptelektrode und der unteren Hauptelektrode gesteuert werden. Durch die dielektrische Einbettmasse (4) sind die Chipbaugruppen (2) zu einem festen Verbund stoffschlüssig miteinander verbunden. Dabei ist bei einer jeden der Chipbaugruppen (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens der betreffenden Chipbaugruppe (2) nicht oder zumindest nicht vollständig von der Einbettmasse (4) bedeckt. Die Steuerelektrodenverschaltungsstruktur (70) ist auf dem festen Verbund (6) angeordnet, und sie verbindet die Steuerelektroden der Chipbaugruppen (2) elektrisch leitend miteinander. Außerdem ist eine jede der Chipbaugruppen (2) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet, dass bei dieser Chipbaugruppe (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens die obere Kontaktplatte (41) elektrisch kontaktiert.