公开(公告)号：AT512465T

公开(公告)日：2011-06-15

申请号：AT04810633

申请日：2004-11-09

Applicant: IBM

Inventor： DORIS BRUCE ,  BELYANSKY MICHAEL ,  BOYD DIANE ,  CHIDAMBARRAO DURESETI ,  GLUSCHENKOV OLEG

IPC: H01L29/49 ,  H01L21/28 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8238

Abstract: A method of fabricating a semiconductor device structure, includes: providing a substrate, providing an electrode on the substrate, forming a recess in the electrode, the recess having an opening, disposing a small grain semiconductor material within the recess, covering the opening to contain the small grain semiconductor material, within the recess, and then annealing the resultant structure.

公开(公告)号：DE60223419D1

公开(公告)日：2007-12-20

申请号：DE60223419

申请日：2002-11-25

Applicant: IBM

Inventor： DORIS BRUCE B ,  CHIDAMBARRAO DURESETI ,  IEONG MEIKEI ,  MANDELMAN JACK A

IPC: H01L21/00 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786

公开(公告)号：DE10342028A1

公开(公告)日：2004-03-25

申请号：DE10342028

申请日：2003-09-11

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： CHIDAMBARRAO DURESETI ,  FREY ULRICH ,  HEDGE SURYANARAYAN ,  TONTI WILLIAM

IPC: H01L21/82 ,  H01L23/525 ,  H01L27/10 ,  H01L21/768

Abstract: An integrated circuit is manufactured by doping portion of semiconductor substrate with nitrogen and a charge carrier dopant source, forming a thin dielectric on the doped portion of the substrate, forming a first separated from the substrate by the thin dielectric, and forming a second conductor coupled to the doped portion of the substrate. The thin dielectric is subjected to breakdown upon application of a breakdown voltage. An Independent claim is also included for an integrated circuit including an anti-fuse.

公开(公告)号：DE10310571A1

公开(公告)日：2003-10-02

申请号：DE10310571

申请日：2003-03-11

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： CHIDAMBARRAO DURESETI ,  DIVAKARUNI RAMACHANDRA ,  MANDELMAN JACK A ,  MCSTAV KEVIN

IPC: H01L21/8242 ,  H01L29/10 ,  H01L29/78 ,  H01L27/108

Abstract: Short channel effects in vertical MOSFET transistors are considerably reduced, junction leakage in DRAM cells is reduced and other device parameters are unaffected in a transistor having a vertically asymmetric threshold implant. A preferred embodiment has the peak of the threshold implant moved from the conventional location of midway between source and drain to a point no more than one third of the channel length below the bottom of the source.

公开(公告)号：DE112021006470B4

公开(公告)日：2025-05-15

申请号：DE112021006470

申请日：2021-11-02

Applicant: IBM

Inventor： CHIDAMBARRAO DURESETI ,  WOLPERT DAVID ,  OGINO ATSUSHI ,  GUZOWSKI MATTHEW T ,  OSTRANDER STEVEN PAUL ,  SINHA TUHIN ,  GRAY MICHAEL STEWART

IPC: H01L23/52 ,  G06F30/398 ,  H01L21/768

Abstract: Struktur (102), aufweisend:eine Mehrzahl von Dielektrikumszonen (101a, ..., 101f);eine Nietenzelle (110), aufweisend eine Gruppe von gestapelten Durchkontaktierungen, wobei sich die Nietenzelle (110) durch einen Spannungs-Hotspot (105) der Struktur (102) erstreckt und eine Länge der Nietenzelle (110) durch mindestens eine Dielektrikumszone der Mehrzahl von Dielektrikumszonen (101a, ..., 101f) führt,wobei die Nietenzelle (110) durch eine Grenzfläche zwischen einer ersten Dielektrikumszone und einer zweiten Dielektrikumszone der Mehrzahl von Dielektrikumszonen (101a, ..., 101f) führt und die erste Dielektrikumszone und die zweite Dielektrikumszone unterschiedliche Dielektrizitätskonstanten aufweisen, undwobei die Nietenzelle (110) durch eine Grenzfläche zwischen einer ersten Dielektrikumszone und einer zweiten Dielektrikumszone der Mehrzahl von Dielektrikumszonen führt und die erste Dielektrikumszone und die zweite Dielektrikumszone unterschiedliche Dielektrizitätskonstanten aufweisen .

公开(公告)号：DE112010002324B4

公开(公告)日：2020-08-06

申请号：DE112010002324

申请日：2010-07-13

Applicant: IBM

Inventor： SEKARIC LIDIJA ,  CHIDAMBARRAO DURESETI ,  LIU XIAO HU

IPC: H01L29/775 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/51

Abstract: Halbleiter-Chip, der Folgendes umfasst:- einen ersten n-Kanal-Transistor mit einem ersten, einen Nano-Draht umfassenden Kanal und einem ersten Gate-Elektrodenstapel, der sich in Kontakt mit einer Fläche des ersten Kanals befindet, wobei der erste Kanal eine Länge l1 in einer ersten Kristallrichtung des Halbleiter-Chips und eine Dicke tC1 aufweist; und- einen zweiten p-Kanal-Transistor mit einem zweiten, einen Nano-Draht umfassenden Kanal und einem zweiten Gate-Elektrodenstapel, der sich in Kontakt mit einer Fläche des zweiten Kanals befindet, wobei der zweite Kanal eine Länge l2 in einer zweiten Kristallrichtung des Halbleiter-Chips und eine Dicke tC2 aufweist;- wobei:- der erste Gate-Elektrodenstapel eine Zugkraft auf die Kontaktfläche des ersten Kanals derart ausübt, dass die elektrische Beweglichkeit von Ladungsträgern über die Länge l1 des ersten Kanals hinweg aufgrund der Zugkraft in Abhängigkeit von der ersten Ausrichtung erhöht wird; und- der zweite Gate-Elektrodenstapel eine Druckkraft auf die Kontaktfläche des zweiten Kanals derart ausübt, dass die elektrische Beweglichkeit von Ladungsträgern über die Länge l2 des zweiten Kanals hinweg aufgrund der Druckkraft in Abhängigkeit von der zweiten Ausrichtung erhöht wird.

公开(公告)号：DE10342028B4

公开(公告)日：2016-04-07

申请号：DE10342028

申请日：2003-09-11

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： CHIDAMBARRAO DURESETI ,  FREY ULRICH ,  HEDGE SURYANARAYAN ,  TONTI WILLIAM

IPC: H01L21/82 ,  H01L23/525 ,  H01L21/768 ,  H01L27/10

Abstract: Verfahren zum Ausbilden einer integrierten Schaltung, mit einer Antifuse auf einem Halbleitersubstrat, umfassend: Dotieren einer dotierten Wanne (30) eines Halbleitersubstrats (14) mit Stickstoff und einem Ladungsträger-Dotierstoff vom Ladungsträgertyp der dotierten Wanne, um einen Dotierbereich (28) zu erzeugen, wobei beim Dotieren ein Verhältnis des Ladungsträger-Dotierstoffs zum Stickstoff zwischen ca. 0,5:1 und 1,3:1 verwendet wird; Ausbilden eines dünnen Dielektrikums (16) auf dem Dotierbereich (28) des Halbleitersubstrats; Ausbilden eines durch das dünne Dielektrikum von dem Halbleitersubstrat getrennten ersten Leiters (12); Ausbilden eines leitend an den Dotierbereich (28) des Halbleitersubstrats gekoppelten zweiten Leiters (24), wobei an dem dünnen Dielektrikum (16) bei Anlegen einer Durchbruchsspannung ein Durchbruch auftritt.

公开(公告)号：GB2500556A

公开(公告)日：2013-09-25

申请号：GB201313198

申请日：2012-01-10

Applicant: IBM

Inventor： TEKLEAB DANIEL G ,  SLEIGHT JEFFREY W ,  HUNG TRAN H ,  CHIDAMBARRAO DURESETI

IPC: H01L29/775

Abstract: A nanotubular MOSFET device and a method of fabricating the same are used to extend device scaling roadmap while maintaining good short channel effects and providing competitive drive current. The nanotubular MOSFET device includes a concentric tubular inner (61) and outer gate (50) separated from each other by a tubular shaped epitaxially grown silicon layer, and a source (35) and drain (31) respectively separated by spacers (51, 41) surrounding the tubular inner and outer gates. The method of forming the nanotubular MOSFET device includes: forming on a substrate a cylindrical shaped Si layer (30); forming an outer gate surrounding the cylindrical Si layer (30) and positioned between a bottom spacer (41) and a top spacer (51); growing a silicon epitaxial layer on the top spacer adjacent to a portion of the cylindrical shaped Si layer; etching an inner portion of the cylindrical shaped Si forming a hollow cylinder; forming an inner spacer at the bottom of the inner cylinder; forming an inner gate by filling a portion of the hollow cylinder; forming a sidewall spacer adjacent to the inner gate; and etching a deep trench for accessing and contacting the outer gate and drain.

公开(公告)号：DE112010002324T5

公开(公告)日：2012-06-21

申请号：DE112010002324

申请日：2010-07-13

Applicant: IBM

Inventor： SEKARIC LIDIJA ,  CHIDAMBARRAO DURESETI ,  LIU XIAO HU

IPC: H01L29/775 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/51

Abstract: Es wird ein elektronisches Bauelement beschrieben, das einen leitenden Kanal, der eine Kristallstruktur definiert und eine Länge und eine Dicke tC aufweist, und einen Gate-Elektrodenstapel der Dicke tg beinhaltet, der sich in Kontakt mit einer Fläche des Kanals befindet. Ferner umfasst der Gate-Elektrodenstapel ein Material, das auf die Kontaktfläche des Kanals eine Druckkraft oder eine Zugkraft derart ausübt, dass die elektrische Beweglichkeit der Ladungsträger (Elektronen oder Löcher) über die Länge des Kanals hinweg aufgrund der Druckkraft oder der Zugkraft in Abhängigkeit von der Ausrichtung der Längsachse des Kanals in Bezug auf die Kristallstruktur erhöht wird. Es werden Ausführungsarten für Chips, bei denen die Beweglichkeit sowohl der Löcher als auch der Elektronen in verschiedenen Transistoren erhöht wird, sowie ein Verfahren zum Herstellen eines solchen Transistors oder Chips angegeben.

公开(公告)号：AT377841T

公开(公告)日：2007-11-15

申请号：AT02791319

申请日：2002-11-25

Applicant: IBM

Inventor： DORIS BRUCE ,  CHIDAMBARRAO DURESETI ,  IEONG MEIKEI ,  MANDELMAN JACK

IPC: H01L21/00 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786