Patent search cpc:"H05K2201/0352" Page 7

61.

发明公开
布线基板、及布线基板的制造方法失效

公开(公告)号：CN101616535A

公开(公告)日：2009-12-30

申请号：CN200910149848.X

申请日：2009-06-23

Applicant: 松下电器产业株式会社

Inventor： 广濑贵之 , 塚原法人 , 五闲学

IPC: H05K1/00 , H05K1/09 , H05K1/03 , H05K3/46

CPC classification number: H05K3/4602 , H05K1/0265 , H05K1/0271 , H05K1/0272 , H05K1/0393 , H05K3/1208 , H05K3/125 , H05K3/205 , H05K3/386 , H05K3/4069 , H05K3/4664 , H05K3/4697 , H05K2201/0116 , H05K2201/0195 , H05K2201/0352 , H05K2201/0391 , H05K2201/068 , H05K2201/09036 , H05K2201/09136 , H05K2201/096 , H05K2201/09727 , H05K2203/013 , H05K2203/0769 , Y10S977/773

Abstract: 本发明提供一种对使用喷墨法喷射时液滴的扩散加以抑制的布线基板。所述布线基板为多层布线基板，具有：包含导电性纳米粒子作为主要材料、并形成于任一层的可溶性的多孔膜构件6’上的喷墨布线图案7；及不包含导电性纳米粒子作为主要材料的转印布线图案4，多层中的一层为电绝缘性的基材2，多层中的另一层为在另一层的部分区域包含多孔膜构件6’的多孔膜处理构件层6，喷墨布线图案7形成于多孔膜处理构件层6，转印布线图案4形成于基材2。

62.

发明授权
形成集成电路基片的方法失效

公开(公告)号：CN100553406C

公开(公告)日：2009-10-21

申请号：CN200480018326.1

申请日：2004-06-18

Applicant: 英特尔公司

Inventor： C·谷如姆斯 , H·阿兹弥 , A·林

IPC: H05K3/24

CPC classification number: H05K3/243 , H01L21/4846 , H01L21/4853 , H01L21/4857 , H01L2924/00013 , H01L2924/0002 , H05K3/108 , H05K3/4602 , H05K2201/0352 , H05K2203/1572 , H01L2224/29099 , H01L2924/00

Abstract: 一种形成适于附到一个或多个电子组件上的集成电路基片的方法。该方法包括将抗蚀剂施涂于基片的背侧，该基片的正侧和背侧上具有图形化导电层。该方法还包括从基片的正侧中去除图形化导电层的一部分以形成基片的正侧上焊盘和互连并将另一抗蚀剂施涂于基片的正侧上。该方法还包括在每个抗蚀剂中形成露出基片的正侧和背侧上的焊盘的图形以及将电解镍施涂于基片上的焊盘上。

63.

发明公开
配线电路基板有权

公开(公告)号：CN101552026A

公开(公告)日：2009-10-07

申请号：CN200910133622.0

申请日：2009-04-02

Applicant: 日东电工株式会社

Inventor： 何文逸 , 龟井胜利

IPC: G11B33/00 , H05K1/02

CPC classification number: H05K1/0248 , G11B5/484 , G11B5/486 , H05K1/0219 , H05K1/0245 , H05K1/056 , H05K2201/0352 , H05K2201/09236 , H05K2201/09672 , H05K2201/09727

Abstract: 本发明提供配线电路基板。在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有配线图案。此外，在第一绝缘层上，在配线图案的一侧空开间隔地形成有接地图案。在第一绝缘层上以覆盖配线图案和接地图案的方式形成有第二绝缘层。在第二绝缘层上，在配线图案的上方位置形成有配线图案。此外，在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度被设定为大于配线图案的宽度。接地图案的至少一部分的区域和配线图案的至少一部分的区域夹着第二绝缘层相对。

64.

发明授权
线焊焊盘和球形焊盘之间厚度不同的半导体封装基片的制造方法失效

公开(公告)号：CN100524724C

公开(公告)日：2009-08-05

申请号：CN200610111635.4

申请日：2006-08-18

Applicant: 三星电机株式会社

Inventor： 尹庆老 , 申荣焕 , 金润秀 , 李胎坤

IPC: H01L23/498 , H01L21/48 , H05K1/02 , H05K3/00

CPC classification number: H01L23/49838 , H01L21/4846 , H01L23/49816 , H01L2924/0002 , H05K1/0265 , H05K3/06 , H05K3/243 , H05K3/28 , H05K3/427 , H05K2201/0352 , H05K2201/09736 , H05K2203/0369 , H01L2924/00

Abstract: 本发明公开一种半导体封装基片的制造方法。在该半导体封装基片中，线焊焊盘一面的电路层与球形焊盘一面的电路层厚度不同，其中线焊焊盘一面受到半刻蚀。另外，构成连接通孔以在线焊焊盘一面和球形焊盘一面的电镀引线之间形成电连接，从而防止线焊焊盘一面的电镀引线被切断时电连接断开。

65.

发明授权
包含电感元件的电路板和功率放大模块失效

公开(公告)号：CN100433951C

公开(公告)日：2008-11-12

申请号：CN200410097092.6

申请日：2004-12-24

Applicant: TDK株式会社

Inventor： 阿部敏之 , 铃木义弘 , 胜俣正史

IPC: H05K1/18 , H05K1/16 , H05K3/46 , H03F3/60

CPC classification number: H05K1/0265 , H01L2924/1423 , H03F3/195 , H03F2200/294 , H05K1/165 , H05K3/243 , H05K3/4644 , H05K2201/0352 , H05K2201/09736 , H05K2201/09881 , H05K2203/0542

Abstract: 本发明的包含电感元件的电路板包括多个导电层，和一位于一个或多个导电层中的具有电感功能的导体(电感导电段)，其中至少部分电感导体段的厚度制造成大于位于电路板中的其它导体的厚度。所述至少部分电感导体段贯通设置于导电层之间的绝缘层，或者嵌入绝缘层中，其中该部分电感导电段厚度是绝缘层厚度的1/2或者更多。本发明的功率放大模块包括所述多层电路板，一制造在多层电路板中的半导体放大器，和一与该半导体放大器的输出端相耦连的阻抗匹配电路。该阻抗匹配电路的一部分由电感导体段形成。

66.

发明公开
多层印刷线路板失效

公开(公告)号：CN101107892A

公开(公告)日：2008-01-16

申请号：CN200680003061.7

申请日：2006-01-30

Applicant: 揖斐电株式会社

Inventor： 吴有红

IPC: H05K3/46

CPC classification number: H05K1/115 , H01L2224/16225 , H01L2924/15311 , H05K3/4602 , H05K2201/0347 , H05K2201/0352 , H05K2201/09454 , H05K2201/09509 , H05K2201/0959 , H05K2201/096 , H05K2201/09627 , Y10T29/49165

Abstract: 本发明提供一种多层印刷线路板。该多层印刷线路板采用小直径的导通孔而不降低连接可靠性。在热循环时，对处于盖状电镀层(36a、36d)之上、且在以通孔的重心为中心的半径为R(通孔半径)+r(导通孔底部半径)/3的圆内形成有导通孔底部的导通孔(60A、60B)施加的应力小于对形成于第2层间树脂绝缘层(150)上的导通孔(160)施加的应力。因此，使导通孔(60A、60B)的底部直径小于导通孔(160)的底部直径。

67.

发明公开
利用厚膜和印刷电路互连从集成电路分配信号的系统、方法和装置无效

公开(公告)号：CN1893047A

公开(公告)日：2007-01-10

申请号：CN200610008002.0

申请日：2006-02-21

Applicant: 安捷伦科技有限公司

Inventor： 彼得·约瑟夫·马丁纳茨

IPC: H01L23/488 , H01L23/50

CPC classification number: H01L23/66 , H01L23/147 , H01L23/15 , H01L23/49833 , H01L24/48 , H01L2223/6622 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/01004 , H01L2924/01068 , H01L2924/01078 , H01L2924/09701 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15173 , H05K1/0243 , H05K1/0284 , H05K1/092 , H05K3/4602 , H05K3/4697 , H05K2201/0352 , H05K2201/09045 , H05K2201/10189 , H05K2201/10689 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207

Abstract: 本发明公开了一种在集成电路器件和其它部件之间分配高频信号和低频信号的封装。封装包括具有厚膜互连的厚膜衬底和具有印刷电路互连的印刷电路板。公开了一种用于分配高频信号和低频信号的微电路系统。微电路系统包括集成电路器件、具有厚膜衬底和印刷电路衬底的微电路封装、与厚膜互连附装在一起的高频连接器以及与印刷电路互连附装在一起的低频连接器。公开了一种用于分配高频信号和低频信号的方法。一种方法包括将集成电路器件的低频部分、印刷电路互连和其它部件附装在一起，并将集成电路器件的高频部分、厚膜互连和其它部件附装在一起。

68.

发明公开
形成集成电路基片的方法失效

公开(公告)号：CN1813503A

公开(公告)日：2006-08-02

申请号：CN200480018326.1

申请日：2004-06-18

Applicant: 英特尔公司

Inventor： C·谷如姆斯 , H·阿兹弥 , A·林

IPC: H05K3/24

CPC classification number: H05K3/243 , H01L21/4846 , H01L21/4853 , H01L21/4857 , H01L2924/00013 , H01L2924/0002 , H05K3/108 , H05K3/4602 , H05K2201/0352 , H05K2203/1572 , H01L2224/29099 , H01L2924/00

Abstract: 一种形成适于附到一个或多个电子组件上的集成电路基片的方法。该方法包括将抗蚀剂施涂于基片的背侧，该基片的正侧和背侧上具有形成图形的导电层。该方法还包括从基片的正侧中去除形成图形的导电层的一部分以形成基片的正侧上焊盘和互连并将另一抗蚀剂施涂于基片的正侧上。该方法还包括在每个抗蚀剂中形成露出基片的正侧和背侧上的焊盘的图形以及将电解镍施涂于基片上的焊盘上。

69.

发明授权
双面配线基板的制造方法失效

公开(公告)号：CN1221158C

公开(公告)日：2005-09-28

申请号：CN03102469.6

申请日：2003-01-27

Applicant: 日东电工股份有限公司

Inventor： 内藤俊树 , 篠木佳史 , 宇圆田大介

IPC: H05K3/40 , H05K3/46

CPC classification number: H05K1/0265 , H05K3/064 , H05K3/108 , H05K3/388 , H05K3/421 , H05K3/426 , H05K3/427 , H05K2201/0352 , H05K2201/0355 , H05K2201/0394 , H05K2201/09509 , H05K2201/09736 , H05K2203/0574 , H05K2203/0577 , H05K2203/1394 , Y10T29/49117 , Y10T29/49128 , Y10T29/49155 , Y10T29/49156 , Y10T428/24917

Abstract: 一种双面配线基板的制造方法，对于在第一导体层11的一面形成了第一绝缘层12的基板材料，从第一绝缘层12的既定部位形成只贯穿第一绝缘层12或贯穿第一绝缘层12及第一导体层11双方的导通孔13，在第一绝缘层12的表面及导通孔13的壁面形成导电性薄膜层14，在导电性薄膜层14上的既定部位形成第二绝缘层15，在导电性薄膜层14上的未形成第二绝缘层15的部位利用电解电镀形成第一导体配线16，用具有耐药液性的皮膜17被覆第一导体配线16，利用药液以化学方法溶解除去第一导体层11的另一面的既定部位，形成第二导体配线18，除去第二绝缘层15及皮膜17。