公开(公告)号：WO2010073410A1

公开(公告)日：2010-07-01

申请号：PCT/JP2008/073942

申请日：2008-12-25

Applicant: NEC CORPORATION ,  KUSHTA, Taras

Inventor： KUSHTA, Taras

IPC: H01P7/04 ,  H01P1/205

CPC classification number: H01P1/2056 ,  H01P1/203 ,  H01P7/04 ,  H01P7/08 ,  H05K1/0222 ,  H05K1/0251 ,  H05K1/116 ,  H05K3/429 ,  H05K2201/09454 ,  H05K2201/09618 ,  H05K2201/09627 ,  H05K2201/09718

Abstract: A filter is provided with a planar transmission line and a combined via structure connected to (both) one ends of the planar transmission line. The planar transmission line and the combined via structure are disposed in a same multilayer board. The combined via structure comprises two working parts. The first working part comprises a segment of signal via and a plurality of segments of ground vias surrounding the signal via. The second working part comprises a segment of the same signal via, a plurality of segments of the same ground vias, smooth conductive plate and corrugated conductive plate. The smooth conductive plate and the corrugated conductive plate are connected to the signal via. The second working part comprises a segment of the same signal via, a plurality of segments of the same ground vias and corrugated conductive plate. The corrugated conductive plate is connected to the signal via.

Abstract translation: 滤波器设置有平面传输线和连接到平面传输线的一端的（两者）的组合通孔结构。 平面传输线和组合通孔结构设置在相同的多层板中。 组合通孔结构包括两个工作部件。 第一工作部分包括信号通道的段和围绕信号通路的多个接地通路段。 第二工作部分包括相同信号通道的段，相同接地通孔的多个段，平滑导电板和波纹状导电板。 平滑导电板和波纹状导电板连接到信号通孔。 第二工作部分包括相同信号通道的段，相同接地通孔和波纹状导电板的多个段。 波纹状导电板与信号通孔相连。

公开(公告)号：WO2008011296A3

公开(公告)日：2008-04-24

申请号：PCT/US2007073103

申请日：2007-07-10

Applicant: ELECTRO SCIENT IND INC ,  MATSUMOTO HISASHI ,  SINGER MARK ,  BALDWIN LEO ,  HOWERTON JEFFREY E ,  CHILDERS DAVID V

Inventor： MATSUMOTO HISASHI ,  SINGER MARK ,  BALDWIN LEO ,  HOWERTON JEFFREY E ,  CHILDERS DAVID V

IPC: H01L21/4763

CPC classification number: H05K3/0035 ,  B23K26/03 ,  B23K26/06 ,  B23K26/389 ,  B23K2201/42 ,  H05K1/0269 ,  H05K2201/09454 ,  H05K2203/163

Abstract: A process for laser forming a blind via in at least one layer of a circuit substrate having a plurality of capture pads of varying geometry can include, for at least one blind via to be formed in at least one layer of a circuit substrate, evaluating a capture pad geometry value (such as area and/or volume) within a predetermined distance from a drilling location with respect to a blind via geometry value (such as area and/or volume) to be formed at the drilling location. The process can include setting at least one laser operating parameter based on the evaluation in order to obtain a desired capture pad appearance after blind via formation. The process can include imaging a capture pad area defined as an area within a predetermined distance from a blind via drilling location in at least one layer of a circuit substrate, quantifying at least one appearance value for the imaged capture pad area, and determining an acceptability of the imaged capture pad areas based on the quantified appearance value.

Abstract translation: 用于在具有多个不同几何形状的多个捕获垫的电路基板的至少一层中激光形成盲通孔的方法可以包括：至少一个盲孔以形成在电路基板的至少一层中， 相对于在钻孔位置处形成的盲孔通孔几何值（例如面积和/或体积），距离钻孔位置预定距离内的捕获垫几何值（例如面积和/或体积）。 该过程可以包括基于评估设置至少一个激光操作参数，以便在盲通孔形成之后获得期望的捕获垫外观。 该过程可以包括将被定义为距电路基板的至少一层中的盲孔通孔位置的预定距离范围内的捕获区域成像，量化成像捕获区域的至少一个出现值，以及确定可接受性 基于量化外观值的成像捕获垫区域。

公开(公告)号：WO2003073808A1

公开(公告)日：2003-09-04

申请号：PCT/US2002/027987

申请日：2002-09-03

Applicant: FORCE 10 NETWORKS, INC.

Inventor： GOERGEN, Joel, R.

IPC: H05K1/02

CPC classification number: H05K1/0245 ,  H05K1/0248 ,  H05K1/116 ,  H05K1/162 ,  H05K3/429 ,  H05K3/4641 ,  H05K7/1459 ,  H05K2201/09236 ,  H05K2201/09263 ,  H05K2201/09454 ,  H05K2201/09636 ,  H05K2201/09718

Abstract: A high-speed router backplane, and method for its fabrication, are disclosed. The backplane uses differential signaling trace pairs on multiple high-speed signaling layers, the high-speed signaling layers separated by ground planes. Plated signaling thru-holes connect the trace pairs to the board surface for connection to external components. The signaling thru-holes pass through clearances in each ground plane. At selected ground planes, a conductive pad is patterned within each high-speed signaling thru-hole clearance, the pad slightly larger than the thru-hole diameter. The pads affect the impedance characteristics of the thru-holes, thus providing a better impedance match to the differential trace pairs, reducing signal reflections, and improving the ability to signal across the backplane at high speeds.

Abstract translation: 公开了一种高速路由器背板及其制造方法。 背板在多个高速信号层上使用差分信令跟踪对，高速信号层由接地层分开。 电镀信号通孔将走线对连接到电路板表面，以连接到外部组件。 信号通孔穿过每个接地平面内的间隙。 在选定的接地平面，每个高速信号通孔间隙内的导电焊盘都被图案化，焊盘略大于通孔直径。 这些焊盘影响通孔的阻抗特性，从而为差分走线对提供更好的阻抗匹配，减少信号反射，并提高高速信号跨背板的能力。

公开(公告)号：WO2015001938A1

公开(公告)日：2015-01-08

申请号：PCT/JP2014/065592

申请日：2014-06-12

Applicant: 住友電装株式会社

Inventor： 野田　光弘

IPC: H05K3/46 ,  H05K3/34

CPC classification number: H05K3/3447 ,  H05K1/116 ,  H05K3/46 ,  H05K2201/093 ,  H05K2201/09454

Abstract: 　内層に導体パターンが設けられた場合であっても、リフロー方式の半田付けによりスルーホール型実装部品におけるスルーホールの半田接続安定性を向上させることができる、新規な構造のプリント基板を提供する。　絶縁基板１２のスルーホール３０にリード部３４が挿通配置されるスルーホール実装型部品３２が、リフロー半田付けにより実装されてなるプリント基板１０において、絶縁基板１２の内層１８に設けられた少なくとも１つの内層導体パターン２０と、内層１８におけるスルーホール３０の周囲に設けられたランド部４２と、内層１８におけるランド部４２の周囲に設けられた絶縁領域４４と、を備えており、ランド部４２が絶縁領域４４により内層導体パターン２０から離隔されている一方、スルーホール３０の周囲の少なくとも一部において、スルーホール３０の軸直方向での絶縁領域４４の幅寸法をランド部４２の幅寸法の３倍以上とした。

Abstract translation: 提供了一种新颖结构的印刷电路板，即使在内层中设置导体图案，也可以通过回流焊接来提高通孔安装部件中的通孔的焊接连接稳定性。 该印刷电路板（10）通过回流焊接安装通过安装在绝缘基板（12）的通孔（30）中插入的引线（34）的通孔安装部件（32）而形成， 设置有设置在所述绝缘基板（12）的内层（18）中的至少一个内层导体图案（20），设置在所述内层中的所述通孔（30）的周围的平台 （18），以及设置在所述内层（18）中的所述焊盘（42）周边的绝缘区域（44）。 通过绝缘区域（44）将焊盘（42）与内层导体图案（20）分离，同时在通孔（30）的至少一部分周边，隔离层 区域（44）在与通孔（30）的轴线正交的方向上至少是所述焊盘（42）的宽度尺寸的三倍。

公开(公告)号：WO2009092677A2

公开(公告)日：2009-07-30

申请号：PCT/EP2009050524

申请日：2009-01-19

Applicant: IBM ,  IBM UK ,  KACKER KARAN ,  POWELL DOUGLAS OLIVER ,  QUESTAD DAVID ,  RUSSELL DAVID JOHN ,  SRI-JAYANTHA SRI

Inventor： KACKER KARAN ,  POWELL DOUGLAS OLIVER ,  QUESTAD DAVID ,  RUSSELL DAVID JOHN ,  SRI-JAYANTHA SRI

IPC: H01L23/498

CPC classification number: H01L23/49827 ,  H01L23/49838 ,  H01L2224/05001 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0271 ,  H05K1/116 ,  H05K3/4602 ,  H05K2201/0347 ,  H05K2201/09454 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/0969 ,  Y10T29/49155 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: A stacked via structure for reducing vertical stiffness includes: a plurality of stacked vias, each via disposed on a disc-like structure. The disc-like structure includes a plated through hole landing supporting the plurality of stacked vias. The plated through hole landing includes a compliant center zone; and spring-like stiffness-reducing connectors for connecting the compliant center zone of the plated through hole landing.

Abstract translation: 用于减小垂直刚度的堆叠通孔结构包括：多个堆叠的通孔，每个通孔设置在盘状结构上。 盘状结构包括支撑多个堆叠通孔的电镀通孔着落。 电镀通孔着色包括顺应中心区; 以及用于连接电镀通孔底板的顺应中心区域的弹簧状刚度减小连接器。

公开(公告)号：WO2006082783A1

公开(公告)日：2006-08-10

申请号：PCT/JP2006/301453

申请日：2006-01-30

Applicant: イビデン株式会社 ,  呉 有紅

Inventor： 呉 有紅

IPC: H05K3/46

CPC classification number: H05K1/115 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K3/4602 ,  H05K2201/0347 ,  H05K2201/0352 ,  H05K2201/09454 ,  H05K2201/09509 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09627 ,  Y10T29/49165

Abstract: 　　【課題】　小径のバイアホールを用いて接続信頼性を低下させない多層プリント配線板を提供する。 　　【解決手段】　蓋めっき層３６ａ、３６ｄの上であって、スルーホールの重心を中心とする半径：Ｒ（スルーホール半径）＋ｒ（バイアホール低半径）／３の円内にバイアホールの底が形成されているバイアホール６０Ａ、６０Ｂは、第２の層間樹脂絶縁層１５０に形成されるバイアホール１６０よりヒートサイクル時に加わる応力が小さい。このため、バイアホール６０Ａ、６０Ｂの底径を、バイアホール１６０の底径よりも小さくする。

Abstract translation: [问题]提供一种通过使用小直径通孔不劣化连接可靠性的多层印刷线路板。 [解决问题的手段]在覆盖电镀层（36a，36d）上形成通孔（60A，60B），并且在半径为R（通孔半径）+ r（通孔底半径）的圆内形成通孔底部 ）/ 3，通孔重心位于中心。 施加在通孔上的应力小于形成在第二层间树脂绝缘层（150）上的通孔（160）上的应力。 因此，通孔（60A，60B）的底部直径被制成小于通孔（160）的底部直径。

公开(公告)号：WO2002074029A1

公开(公告)日：2002-09-19

申请号：PCT/JP2002/002336

申请日：2002-03-13

Applicant: イビデン株式会社 ,  豊田 幸彦 ,  川村 洋一郎 ,  池田 大介

Inventor： 豊田 幸彦 ,  川村 洋一郎 ,  池田 大介

IPC: H05K3/46

CPC classification number: H05K1/115 ,  H01L21/486 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/116 ,  H05K3/28 ,  H05K3/4602 ,  H05K3/4644 ,  H05K3/4661 ,  H05K3/4688 ,  H05K2201/0133 ,  H05K2201/0209 ,  H05K2201/0212 ,  H05K2201/068 ,  H05K2201/09454 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09627 ,  H05K2201/09745 ,  H01L2924/00

Abstract: A multilayer printed wiring board (100) which is excellent in reliability because of the short wiring distance of a conductor circuit, high freedom of conductor circuit design, and little possibility of cracks developing in an interlayer resin insulation layer in the vicinity of a via hole, and which comprises conductor circuits (105) and interlayer resin insulation layers (102) sequentially laminated on a substrate (101), conductor circuits sandwiching an interlayer resin insulation layer being connected via a via hole (107), characterized in that via holes in different hierarchies out of all the via holes are formed to be in a stack via structure, and at least one via hole (1072) out of the above via holes in different hierarchies has a land diameter different from those of other via holes (1071, 1073).

Abstract translation: 由于导体电路的布线距离短，导体电路设计的自由度高，并且在通孔附近的层间树脂绝缘层中产生裂纹的可能性小的多层印刷电路板（100） ，其包括依次层压在基板（101）上的导体电路（105）和层间树脂绝缘层（102），夹着通过通孔（107）连接的层间树脂绝缘层的导体电路，其特征在于， 所有通孔中的不同层次形成为堆叠通孔结构，并且在不同层次中的上述通孔中的至少一个通孔（1072）具有与其它通孔（1071， 1073）。

公开(公告)号：WO02058234A2

公开(公告)日：2002-07-25

申请号：PCT/US2002/001212

申请日：2002-01-15

IPC: H03H7/075 ,  H03H7/01 ,  H03H7/38 ,  H05K1/02 ,  H05K1/11 ,  H05K1/16 ,  H05K3/34 ,  H05K3/42

CPC classification number: H03H7/38 ,  H03H7/0115 ,  H03H7/075 ,  H03H7/1758 ,  H03H2001/0085 ,  H05K1/0216 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0251 ,  H05K1/113 ,  H05K1/116 ,  H05K1/162 ,  H05K3/3421 ,  H05K3/429 ,  H05K2201/09263 ,  H05K2201/09454 ,  H05K2201/09672 ,  H05K2201/09727 ,  H05K2201/10689

Abstract: A printed circuit board (PCB) via (42), providing a conductor (56) extending vertically between microstrip or stripline conductors (44, 48) formed on separate layers of a PCB, includes a conductive pad (59) surrounding the conductor (56) and embedded within the PCB (40) between those PCB layers. The pad's shunt capacitance and the magnitudes of capacitances of other portions of the via (42) are sized relative to the conductor's inherent inductance to optimize frequency response characteristics of the via (42).

Abstract translation: 通过（42）的印刷电路板（PCB）提供了在形成于PCB的分离层上的微带或带状线导体（44,48）之间垂直延伸的导体（56），包括围绕导体（56）的导电垫（59） ）并且嵌入在这些PCB层之间的PCB（40）内。 焊盘的并联电容和通孔（42）的其他部分的电容的大小相对于导体的固有电感来确定尺寸，以优化通孔（42）的频率响应特性。

公开(公告)号：WO2014002786A1

公开(公告)日：2014-01-03

申请号：PCT/JP2013/066374

申请日：2013-06-13

Applicant: 株式会社村田製作所

Inventor： 加藤　登 ,  石野　聡 ,  佐々木　純

IPC: H01P11/00 ,  H01P3/08 ,  H05K1/02

CPC classification number: H01P3/08 ,  H01P3/02 ,  H01P3/085 ,  H01P5/028 ,  H01P11/003 ,  H05K1/0219 ,  H05K1/0225 ,  H05K1/0242 ,  H05K1/0253 ,  H05K1/028 ,  H05K1/0393 ,  H05K1/113 ,  H05K1/147 ,  H05K2201/09454 ,  H05K2201/09618 ,  H05K2201/0969 ,  H05K2201/09727 ,  Y10T29/49123

Abstract: 　信号線路に断線が発生することを抑制できる高周波信号線路及び信号線路付き基材層の製造方法を提供することである。　誘電体シート１８ａは、可撓性を有する。信号線路２０は、誘電体シート１８ａ上に設けられている線状導体であって、線幅Ｗａを有する線路部２０ａと線幅Ｗａよりも大きい線幅Ｗｂを有する線路部２０ｂとを有する。補強導体２６，２８は、誘電体シート１８ａ上において線路部２０ａに沿って設けられている。

Abstract translation: 本发明的目的是提供一种用于制造信号线承载衬底层和高频信号线的方法，从而可以使信号线的断裂最小化。 电介质片（18a）具有柔软性。 由设置在所述电介质片（18a）顶部的直线导体构成的信号线（20）具有一条线部分（20a），其具有一条线宽（Wa）和一条线部分（20b） 线宽（Wb）。 加强导体（26,28）沿着较窄的线部（20a）设置在电介质片（18a）的顶部。

公开(公告)号：WO2010125858A1

公开(公告)日：2010-11-04

申请号：PCT/JP2010/053920

申请日：2010-03-09

Applicant: 株式会社 村田製作所 ,  酒井 範夫

Inventor： 酒井　範夫

IPC: H05K3/46 ,  H05K1/11 ,  H05K3/40

CPC classification number: H05K3/403 ,  H05K3/4069 ,  H05K3/4617 ,  H05K3/4632 ,  H05K2201/09181 ,  H05K2201/09454 ,  H05K2201/096

Abstract: 　簡単な製造工程により側面に外部端子を形成することができる樹脂多層回路基板及び樹脂多層回路基板の製造方法を提供する。 　樹脂多層回路基板１０は、（ａ）複数の樹脂層４１～４６が積層され、少なくとも最外層の樹脂層４６に切欠部４８が形成されている、樹脂積層体１２と、（ｂ）切欠部４８に充填された後に硬化した導電性ペーストによって、切欠部４８に沿って形成された第１外部電極２０と、（ｃ）最外層の樹脂層４６の外側の主面１２ｂに、切欠部４８の少なくとも一部を覆ように形成され、第１外部電極２０に接合された第２外部電極３０とを備える。

Abstract translation: 提供一种多层树脂电路板和多层树脂电路板的制造方法，其中可以通过简单的制造工艺在侧面上形成外部端子。 多层树脂电路板（10）设有： （a）层叠有多个树脂层（41-46）的层叠树脂体（12），并且具有至少形成在最外层树脂层（46）上的切口部（48）。 （b）通过在注入到所述切口部分（48）中之后硬化的导电浆料沿所述切口部分（48）形成的第一外部电极（20）; 和（c）形成在最外侧树脂层（46）的外侧的主面（12b）上以覆盖所述切口部（48）的至少一部分的第二外部电极（30），以及 其连接到第一外部电极（20）。