公开(公告)号：KR1020130014222A

公开(公告)日：2013-02-07

申请号：KR1020110076202

申请日：2011-07-29

Applicant: 삼성전자주식회사

Inventor： 이용제 ,  박윤동 ,  진영구

IPC: H01L27/146

CPC classification number: H01L27/307 ,  H01L51/424 ,  H01L51/442

Abstract: PURPOSE: A 3D image sensor and an electronic system including the same are provided to improve performance by vertically laminating a color filter and an organic photoconductive conversion layer for sensing depth information. CONSTITUTION: A unit pixel(100) includes a color filter(150) and an infrared sensing part. The color filter selectively absorbs visible light and converts the light into electricity. A readout circuit reads out the image information sensed from a pixel array. An infrared sensing part includes a first electrode(141), a second electrode(142), and an organic photoconductive conversion layer(130). The organic photoconductive conversion layer is formed between the first electrode and the second electrode. The visible light passes through the organic photoconductive conversion layer, and infrared light is selectively absorbed for photoelectric conversion.

Abstract translation: 目的：提供3D图像传感器和包括该3D图像传感器的电子系统以通过垂直层叠滤色器和用于感测深度信息的有机光电导转换层来提高性能。 构成：单位像素（100）包括滤色器（150）和红外感测部件。 滤色器选择性地吸收可见光并将光转换成电。 读出电路读出从像素阵列感测的图像信息。 红外感测部件包括第一电极（141），第二电极（142）和有机光电导转换层（130）。 在第一电极和第二电极之间形成有机光电导转换层。 可见光通过有机光电导转换层，并且红外光被选择性地吸收用于光电转换。

公开(公告)号：KR101225641B1

公开(公告)日：2013-01-24

申请号：KR1020060135005

申请日：2006-12-27

Applicant: 삼성전자주식회사

Inventor： 송승환 ,  김석필 ,  박윤동 ,  김원주 ,  구준모 ,  조경래 ,  현재웅 ,  변성재

IPC: H01L21/336

CPC classification number: H01L29/785 ,  H01L21/76897 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/7881 ,  H01L29/792 ,  H01L2029/7858

Abstract: 핀 구조물의 안정성을 높이고 콘택 플러그의 신뢰성을 높일 수 있는 반도체 소자 및 그 제조 방법이 제공된다. 반도체 소자는 반도체 기판, 반도체 기둥 및 콘택 플러그를 포함한다. 반도체 기판은 활성영역으로 이용되는 적어도 한 쌍의 핀들을 포함한다. 반도체 기둥은 한 쌍의 핀들의 일부분 사이에 이 핀들을 연결하도록 개재된다. 그리고, 콘택 플러그는 한 쌍의 핀들의 상면에 전기적으로 연결되도록 반도체 기둥 상에 형성된다.

公开(公告)号：KR101176543B1

公开(公告)日：2012-08-28

申请号：KR1020060022728

申请日：2006-03-10

Applicant: 삼성전자주식회사

Inventor： 이명재 ,  박윤동 ,  황현상 ,  이동수

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/12 ,  G11C11/5685 ,  G11C13/0007 ,  G11C2213/32 ,  G11C2213/56 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: Provided is a resistance random access memory (RRAM) device and a method of manufacturing the same. A resistance random access memory (RRAM) device may include a lower electrode, a first oxide layer on the lower electrode and storing information using two resistance states, a current control layer made of a second oxide on the first oxide layer and an upper electrode on the current control layer.

公开(公告)号：KR101131136B1

公开(公告)日：2012-04-03

申请号：KR1020060102040

申请日：2006-10-19

Applicant: 삼성전자주식회사

Inventor： 박상진 ,  황인준 ,  현재웅 ,  박윤동 ,  설광수 ,  신상민 ,  최상무 ,  박주희

IPC: H01L27/115

CPC classification number: H01L29/66825 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

Abstract: 입체형 구조의 반도체 메모리 소자에 있어서 그 신뢰도 및 효율이 높은 반도체 메모리 소자의 동작 방법이 제공된다. 반도체 메모리 소자는 반도체 기판 내부로 리세스되어 형성된 제어 게이트 전극을 포함한다. 스토리지 노드막은 제어 게이트 전극의 측벽 및 반도체 기판 사이에 개재된다. 터널링 절연막은 스토리지 노드막 및 반도체 기판 사이에 개재된다. 블로킹 절연막은 스토리지 노드막 및 제어 게이트 전극 사이에 개재된다. 제 1 및 제 2 채널 영역들은 제어 게이트 전극의 측벽을 둘러싸도록 터널링 절연막 아래의 반도체 기판의 표면 부근에 형성되고, 대향 이격된 한 쌍의 분리용 절연막들에 의해 분리된다. 이 반도체 메모리 소자의 동작 방법은 블로킹 절연막을 통한 전하의 터널링을 이용하여 스토리지 노드막에 데이터를 프로그램하는 단계를 포함한다.

公开(公告)号：KR101100422B1

公开(公告)日：2011-12-30

申请号：KR1020050007622

申请日：2005-01-27

Applicant: 삼성전자주식회사

Inventor： 조중래 ,  유인경 ,  박윤동

IPC: H01L21/8242 ,  H01L27/108

Abstract: 저항 디램(RDRAM) 소자 및 그 동작 방법이 개시된다. 본 발명에 따른 저항 디램 소자는, 문턱 전압 이상에 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체와, 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자를 포함한다. 상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 요소이고, TiAlO
x 로 형성된다. 본 발명에 따른 저항 디램 소자를 이용하면, 2 디지트 이상의 신뢰성 있는 스토리지 기능을 확보하면서도, 집적도를 높일 수 있다.

公开(公告)号：KR1020110061678A

公开(公告)日：2011-06-10

申请号：KR1020090118151

申请日：2009-12-02

Applicant: 삼성전자주식회사

Inventor： 에릭로이.포썸 ,  김석필 ,  박윤동 ,  오훈상 ,  배형진 ,  윤태응

IPC: H01L27/146 ,  H01L31/103 ,  H04N5/374 ,  H04N5/3745 ,  H04N9/04

CPC classification number: H01L27/14647 ,  H01L27/1463 ,  H01L27/14641 ,  H01L31/103 ,  H04N5/374 ,  H04N5/3745 ,  H04N9/045 ,  H04N2209/047

Abstract: PURPOSE: An image sensor and image processing device with the same are provided to obtain a clear color using a pixel of the image sensor which has a 2-layered structure. CONSTITUTION: A first photoelectric converting element generates a first electrical signal in response to incident light. An optoelectronic barrier(15) is formed in the lower part of the first photoelectric converting element. The second photoelectric converting element(20) is formed in the lower part of the optoelectronic barrier. The second photoelectric converting element generates a second electrical signal in response to incident light passing the optoelectronic barrier. A reflective film(30) is formed on the lower part of the second photoelectric converting element.

Abstract translation: 目的：提供具有该图像传感器和图像处理装置的图像传感器和图像处理装置，以使用具有2层结构的图像传感器的像素来获得清晰的颜色。 构成：第一光电转换元件响应于入射光产生第一电信号。 在第一光电转换元件的下部形成光电势垒（15）。 第二光电转换元件（20）形成在光电势垒的下部。 第二光电转换元件响应于通过光电势垒的入射光而产生第二电信号。 反射膜（30）形成在第二光电转换元件的下部。

公开(公告)号：KR1020110031070A

公开(公告)日：2011-03-24

申请号：KR1020100021117

申请日：2010-03-10

Applicant: 삼성전자주식회사

Inventor： 조인성 ,  박윤동 ,  나경원 ,  서성동 ,  하경호 ,  김성구 ,  신동재 ,  지호철

IPC: H01L21/77

CPC classification number: G02B6/428 ,  G02B6/4246

Abstract: PURPOSE: A memory module, a memory system including the same, and a manufacturing method thereof are provided to give or receive an optical signal through optical windows formed on an PCB and a memory package. CONSTITUTION: A PCB(11) includes a first optical window formed on the surface and an embedded optical waveguide(13). A memory package includes a memory die and a second optical window(40). The memory die is mounted on a PCB and includes an optical input and output part. A second optical window is formed on the same line as the optical input and output part and the first optical window. The optical waveguide and the optical input and output part give or receive an optical signal through the first and second optical windows.

Abstract translation: 目的：提供一种存储器模块，包括其的存储器系统及其制造方法，以通过形成在PCB和存储器封装上的光学窗口来提供或接收光学信号。 构成：PCB（11）包括形成在表面上的第一光学窗口和嵌入式光波导（13）。 存储器包括存储器管芯和第二光学窗口（40）。 存储芯片安装在PCB上，并包括光输入和输出部分。 第二光学窗口形成在与光学输入输出部分和第一光学窗口相同的线上。 光波导和光输入和输出部分通过第一和第二光学窗口给出或接收光信号。

公开(公告)号：KR1020100112878A

公开(公告)日：2010-10-20

申请号：KR1020090031396

申请日：2009-04-10

Applicant: 삼성전자주식회사

Inventor： 차대길 ,  포썸,에릭알. ,  진영구 ,  박윤동 ,  황수정

IPC: H01L27/146

CPC classification number: H01L31/112 ,  H01L27/14609 ,  H04N5/335 ,  H04N5/374

Abstract: PURPOSE: An image sensor with high sensitivity is provided to obtain a high conversion gain by functioning as a photoelectric conversion device and a sensing device through a single electron field effect transistor. CONSTITUTION: An n type well(210) is formed on a p type sub substrate. A source region(220) and a drain region(230) are formed on the n type well. A channel region(250) connects the source region to the drain region. A gate region(240) is formed on the lower side of the channel region. The n type well is an impurity region doped with lower density than the gate region.

Abstract translation: 目的：提供高灵敏度的图像传感器，通过用作光电转换装置和通过单电子场效应晶体管的感测装置来获得高转换增益。 构成：在p型副基板上形成n型阱（210）。 源极区（220）和漏极区（230）形成在n型阱上。 沟道区域（250）将源极区域连接到漏极区域。 栅极区域（240）形成在沟道区域的下侧。 n型阱是掺杂比栅极区更低密度的杂质区。

公开(公告)号：KR1020100104860A

公开(公告)日：2010-09-29

申请号：KR1020090023543

申请日：2009-03-19

Applicant: 삼성전자주식회사

Inventor： 설광수 ,  박윤동 ,  김덕기 ,  최상준

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/2445 ,  H01L27/2436 ,  H01L27/249 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/143

Abstract: PURPOSE: The non-volatile memory device adds the lamination number of first electrode lines. It is highly integrated with the making high capacity. CONSTITUTION: A pair of first electrode lines(115a, 115b) is at least formed in the top of the substrate. The element structure(149) is at least allowed in above statement between a pair of first electrode lines. The dielectric layer(130) is formed between the element structure and pair of first electrode lines. The element structure comprises 2 electrode line(140a), and the resistance alteration material layer and channel body(135).

Abstract translation: 目的：非易失性存储器件添加第一电极线的层叠数。 它与高容量高度集成。 构成：至少在衬底的顶部形成一对第一电极线（115a，115b）。 元件结构（149）至少允许在一对第一电极线之间的上述语句中。 介电层（130）形成在元件结构和一对第一电极线之间。 元件结构包括2电极线（140a）和电阻改变材料层和通道体（135）。

公开(公告)号：KR1020100091900A

公开(公告)日：2010-08-19

申请号：KR1020100011556

申请日：2010-02-08

Applicant: 삼성전자주식회사

Inventor： 설광수 ,  김석필 ,  박윤동

IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/768

CPC classification number: H01L27/11565 ,  G11C16/0408 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/10882

Abstract: PURPOSE: As the patterning box in the non-volatile memory device for including perpendicular NAND channels, top selection gate lines separates. The string in which top selection gate lines separate can be controlled independently. CONSTITUTION: The bit line(BL) is expanded D crossing the top selection gate line. The bit line electrically touches in the first perpendicularity NAND channel. The bit line electrically touches in the second perpendicularity NAND channel. The first perpendicularity NAND channel is offset from the third perpendicularity NAND channel(PL3). The fourth perpendicularity NAND channel is offset from the third perpendicularity NAND channel.

Abstract translation: 目的：作为用于包括垂直NAND通道的非易失性存储器件中的图形盒，顶部选择栅极线分开。 顶部选择栅极线分开的串可独立控制。 构成：位线（BL）被扩展为D越过顶部选择栅极线。 位线在第一垂直NAND通道中电触摸。 位线在第二垂直NAND通道中电触摸。 第一垂直性NAND通道偏离第三垂直度NAND通道（PL3）。 第四垂直性NAND通道偏离第三垂直度NAND通道。