公开(公告)号：DE102018219659A1

公开(公告)日：2019-06-27

申请号：DE102018219659

申请日：2018-11-16

Applicant: GLOBALFOUNDRIES INC

Inventor： LEE SEE TAUR ,  BELLAOUAR ABDELLATIF

IPC: H03F3/19

Abstract: Wir offenbaren eine Vorrichtung, die eine Leistungsverstärkung in Millimeter-Wellen-Vorrichtungen mit verringerter Größe und reduziertem Leistungverbrauch bereitstellen kann, und Verfahren zum Verwenden dieser Vorrichtung. Eine solche Vorrichtung umfasst einen Eingangstransformator; ein erstes Differenzpaar von Injektionstransistoren umfassend einen ersten Transistor und einen zweiten Transistor; eine erste Substratgatespannungsquelle, die ausgebildet ist, um eine erste Substratgatespannung an dem ersten Transistor bereitzustellen; eine zweite Substratgatespannungsquelle, die ausgebildet ist, um eine zweite Substratgatespannung an dem zweiten Transistor bereitzustellen; und ein zweites Differenzpaar von Oszillatorkerntransistoren, umfassend einen dritten Transistor und einen vierten Transistor, wobei der dritte Transistor und der vierte Transistor über Kreuz gekoppelt sind; eine dritte Substratgatespannungsquelle, die ausgebildet ist, um eine dritte Substratgatespannung für den dritten Transistor bereitzustellen; eine vierte Substratgatespannungsquelle, die ausgebildet ist, um eine vierte Substratgatespannung für den vierten Transistor bereitzustellen; und einen Ausgangstransformator.

公开(公告)号：DE102018206474B3

公开(公告)日：2019-06-13

申请号：DE102018206474

申请日：2018-04-26

Applicant: GLOBALFOUNDRIES INC

Inventor： FINLAY ROBERT ,  HOSLER ERIK ROBERT ,  MEYERS SHELDON ,  KENNY SCOTT

IPC: B05C11/02 ,  G03F7/16

Abstract: Eine EUV-Fotolackzusammensetzung umfasst paramagnetische Teilchen, die zum Blockieren von EUV-Strahlung ausgebildet sind. Die magnetische Manipulation der paramagnetischen Teilchen innerhalb einer abgeschiedenen Schicht eines EUV-Fotolacks kann die Fokussteuerung vorteilhaft beeinflussen und eine Linienbreitenrauheit während der nachfolgenden fotolithografischen Bearbeitung erreichen. Eine Rotationsbeschichtungsvorrichtung zum Ausgeben der EUV-Fotolackzusammensetzung auf ein Substrat umfasst eine Mehrzahl von konzentrischen Elektromagneten, die unterhalb des Substrats angeordnet sind, die die Verteilung der paramagnetischen Teilchen in der Fotolackschicht beeinflussen.

公开(公告)号：DE112012001855B4

公开(公告)日：2019-06-06

申请号：DE112012001855

申请日：2012-04-15

Applicant: GLOBALFOUNDRIES INC

Inventor： CAI JIN ,  DENNARD ROBERT H ,  HAENSCH WILFRIED E ,  NING TAK H

IPC: H01L29/735 ,  H01L21/331 ,  H01L27/12

Abstract: Verfahren (504) zur Herstellung einer komplementären Transistor-Inverterschaltung (102), das Verfahren aufweisend:- Herstellen eines lateralen PNP-Transistors (106) auf einem Halbleiter-auf-Isolator-Substrat, wobei der laterale bipolare PNP-Transistor (106) eine PNP-Basis (110), einen PNP-Emitter (112) und einen PNP-Kollektor (114) umfasst;- Herstellen eines lateralen NPN-Transistors (108) auf einem Halbleiter-auf-Isolator-Substrat, wobei der laterale bipolare NPN-Transistor (108) eine NPN-Basis (116), einen NPN-Emitter (118) und einen NPN-Kollektor (120) umfasst; und- elektrisches Verbinden (508) des lateralen PNP-Transistors (106) und des lateralen NPN-Transistors (108), um einen Inverter zu bilden,- wobei das Herstellen des lateralen PNP-Transistors (106) ein erstes Herstellungsverfahren mit den Schritten:- Bilden eines Platzhalterstapels (306) über der PNP-Basis (110), wobei der Platzhalterstapel eine Dielektrikumsschicht und eine Halbleiterschicht über der Dielektrikumsschicht umfasst;- Entfernen des Platzhalterstapels (306); und- Ersetzen des Platzhalterstapels durch eine extrinsische PNP-Basiszone (124), welche an die PNP-Basis (110) stößt, wobei die extrinsische PNP-Basiszone (124) eine stark dotierte Halbleiterzone des n-Typs ist;oder ein zweites Herstellungsverfahren mit den Schritten:- Dotieren einer PNP-Zone des Halbleiter-auf-Isolator-Substrats mit einem Dotierstoff des n-Typs, um eine Zone des n-Typs zu bilden;- Bilden eines PNP-Platzhalterstapels über der PNP-Zone, wobei der Platzhalterstapel eine Dielektrikumsschicht und eine Halbleiterschicht über der Dielektrikumsschicht umfasst;- Implantieren eines Materials des p-Typs unter Verwendung des Platzhalterstapels als Maske, um eine stark dotierte Emitterzone des p-Typs und eine stark dotierte Kollektorzone des p-Typs zu bilden;- Entfernen des PNP-Platzhalterstapels; und- Ersetzen des Platzhalterstapels durch eine extrinsische PNP-Basiszone, welche an die Zone des n-Typs stößt, wobei die extrinsische PNP-Basiszone eine stark dotierte Halbleiterzone des n-Typs ist;umfasst.

公开(公告)号：DE112010004501B4

公开(公告)日：2019-05-16

申请号：DE112010004501

申请日：2010-10-26

Applicant: GLOBALFOUNDRIES INC

Inventor： MOUMEN NAIM ,  MARTIN YVES C ,  VAN KESSEL THEODORE GERARD ,  SANDSTROM ROBERT L ,  GUHA SUPRATIK

IPC: H01L31/0224 ,  H01L31/068 ,  H01L31/18

Abstract: Photovoltaikzellenstruktur, die Folgendes aufweist:ein Substrat (10), das ein Photovoltaikmaterial aufweist, das durch Bestrahlung mit elektromagnetischer Strahlung ein elektrisches Potenzial ungleich null über einer Vorderfläche (17) und einer Rückfläche (19) des Substrats (10) erzeugt;zumindest eine seitlich isolierte, durch das Substrat (10) führende Kontaktstruktur (12, 40), die in das Substrat (10) integriert ist und eine dielektrische Auskleidung (12) und eine leitende Durchkontaktierung (40) durch das Substrat (10) aufweist, wobei die dielektrische Auskleidung (12) und die leitende Durchkontaktierung (40) über die Rückfläche (19) des Substrats (10) vorstehen;eine erste zusammenhängende Metallverdrahtungsstruktur (50A), die von der Rückfläche (19) beabstandet ist und in Kontakt mit der leitenden Durchkontaktierung (40) durch das Substrat (10) in der zumindest einen seitlich isolierten, durch das Substrat (10) führenden Kontaktstruktur (12, 40) steht;eine zweite zusammenhängende Metallverdrahtungsstruktur (50B), die mit der Rückfläche (19) des Substrats (10) in Kontakt steht, wobei das elektrische Potenzial ungleich null über der ersten und der zweiten zusammenhängenden Metallverdrahtungsstruktur (50A, 50B) bereitgestellt wird;eine Antireflexionsschicht (20), die sich direkt auf der Vorderfläche (17) befindet, wobei es sich bei der Antireflexionsschicht (20) um ein leitendes Material handelt, wobei die leitende Durchkontaktierung (40) leitend mit einem Flächenabschnitt (39) des Substrats (10) lediglich durch die Antireflexionsschicht (20) verbunden ist und elektrisch von der Rückfläche (19) getrennt ist, und wobei sich der Flächenabschnitt (39) an der Vorderfläche (17) befindet und an die Antireflexionsschicht (20) angrenzt; undeine strukturierte dielektrische Schicht (30), die eine proximale Fläche (31), die einen Abschnitt der Rückfläche (19) berührt, und eine vertikale Fläche (35) aufweist, die äußere Seitenwände der zumindest einen dielektrischen Auskleidung (12) berührt, wobei die strukturierte dielektrische Schicht (30) eine distale Fläche (33) aufweist, die mit einer Fläche der zumindest einen Durchkontaktierung (12, 40) durch das Substrat (10) koplanar ist.

公开(公告)号：DE102018219323A1

公开(公告)日：2019-05-16

申请号：DE102018219323

申请日：2018-11-13

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN

IPC: H01L21/268 ,  H01L21/324 ,  H01L21/8238 ,  H01L27/092

Abstract: Ein Verfahren zur Herstellung eines kristallinen Halbleitermaterials auf Basis eines sehr dünnen Halbleiterbasismaterials und eines amorphen Halbleitermaterials, das darauf abgeschieden ist, ist hierin offenbart. Es werden strahlungsgestützte Ausheizprozesstechniken angewendet, wobei geeignete Strahlungswellenlängen, beispielsweise unter 380 nm, eingesetzt werden, um in effizienter Weise den Energieeintrag auf den oberflächennahen Bereich zu begrenzen. Es wird ein fester und kristalliner Bodenbereich des Halbleiterbasismaterials zuverlässig bewahrt, wodurch eine Kristallisierung der darüber liegenden Materialbereiche und insbesondere des zuvor abgeschiedenen amorphen Halbleitermaterials erreicht wird. Es können äußerst dünne Kanalgebiete von vollständig verarmten SOI-Transistorelementen als ein Halbleiterbasismaterial verwendet werden, auf welchem erhabene Drain-Gebiete und Source-Gebiete in einer späteren Fertigungsphase hergestellt werden, wodurch Prozessunregelmäßigkeiten im Wesentlichen vermieden werden, die konventionellerweise mit dem epitaktischen Aufwachsen eines Halbleitermaterials auf einem sehr dünnen Halbleiterbasismaterial einhergehen.

公开(公告)号：DE102018213190A1

公开(公告)日：2019-05-09

申请号：DE102018213190

申请日：2018-08-07

Applicant: GLOBALFOUNDRIES INC

Inventor： SOBIERAJ OKTAWIAN ,  ACKMANN PAUL W ,  SINGH SHERJANG

IPC: G01N21/25 ,  G03F1/84 ,  G01N21/95 ,  G03F1/00 ,  G03F1/62

Abstract: Eine optische Maske weist ein daran angebrachtes erstes Pellikel auf. Die optische Maske wird mit dem angeordneten ersten Pellikel unter Verwendung von elektromagnetischer Strahlung mit ersten Wellenlängen inspiziert. Das erste Pellikel wird durch ein zweites Pellikel ersetzt. Das erste Pellikel erlaubt, dass lediglich die elektromagnetische Strahlung mit den ersten Wellenlängen hindurchtritt. Das zweite Pellikel erlaubt, dass zweite Wellenlängen, die kürzer sind als die ersten Wellenlängen, hindurchtreten. Unter Verwendung der optischen Maske wird ein Fotolack bei angeordnetem zweiten Pellikel belichtet. Das zweite Pellikel wird durch das erste Pellikel ersetzt. Die optische Maske wird wiederum mit dem angeordneten ersten Pellikel unter Verwendung der elektromagnetischen Strahlung mit den ersten Wellenlängen inspiziert.

公开(公告)号：DE102013214410B4

公开(公告)日：2019-03-14

申请号：DE102013214410

申请日：2013-07-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RYAN VIVIAN W ,  GEISLER HOLM ,  BREUER DIRK

IPC: H01L21/66 ,  G01L1/00 ,  G01N3/08 ,  H01L21/60

Abstract: Verfahren, umfassend:Durchführen eines lateralen Krafttests an einem Säulenhöcker (903), der über einem Metallisierungssystem (904) eines Halbleiterchips (902) gebildet ist,wobei der laterale Krafttest ein Kontaktieren einer Seite des Säulenhöckers (903) mit einer Testprobe (920) während eines Bewegens der Testprobe (920) mit einer im Wesentlichen konstanten Geschwindigkeit entlang eines Pfads (921) umfasst, die geringer ist als ungefähr 1 µm/s,wobei der Pfad (921) unter einem im Wesentlichen nicht verschwindenden Winkel (922) relativ zu einer Ebene (923) des Metallisierungssystems (904) orientiert ist,wobei der im Wesentlichen nicht verschwindende Winkel (922) ausgebildet ist, so dass sich die Testprobe (920) im Wesentlichen von dem Metallisierungssystem (904) weg bewegt und so dass durch die Testprobe (920) während des lateralen Krafttests auf den Säulenhöcker (903) eine Kraft ausgeübt wird, die eine Komponente umfasst, die von dem Metallisierungssystem weg gerichtet ist und an dem Metallisierungssystem (904) eine Zuglast (920T) hervorruft; undBestimmen einer Verhaltenswechselwirkung zwischen dem Säulenhöcker (903) und dem Metallisierungssystem (904) während des lateralen Krafttests.

公开(公告)号：DE102012200822B4

公开(公告)日：2019-03-07

申请号：DE102012200822

申请日：2012-01-20

Applicant: GLOBALFOUNDRIES INC

Inventor： GULLETTE JAMES B

IPC: H01L21/822 ,  G06F17/50

Abstract: Verfahren zum Analysieren einer Zelle (200) einer Zellenbibliothek (116), die zum Erzeugen eines Layouts verwendet wird, wobei das Verfahren umfasst:Bestimmen eines entsprechenden in der Signalführung verwendeten Verbindungsortes (302, 304, 306, 308, 310, 312, 314, 324, 326), der in dem Layout verwendet ist, für einen Anschluss (202, 204, 206) der Zelle (200) für jede Instanz der Zelle (200) in dem Layout, woraus sich mehrere in der Signalführung verwendete Verbindungsorte (302, 304, 306, 308, 310, 312, 314, 324, 326) ergeben, wobei der Anschluss (202, 204, 206) mehrere mögliche Verbindungsorte (302, 304, 306, 308, 310, 312, 314, 320, 322, 324, 326, 328) aufweist;Bestimmen eines Nutzungsmaßes für den Anschluss (202, 204, 206) der Zelle (200) auf der Grundlage der mehreren in der Signalführung verwendeten Verbindungsorte und der mehreren möglichen Verbindungsorte für den Anschluss (202, 204, 206) durch Bestimmen der Häufigkeit, mit der ein jeweiliger möglicher Verbindungsort in dem Layout verwendet wird, auf der Grundlage des möglichen Verbindungsortes, der für jede Instanz der Zelle (200) in dem Layout ermittelt wird; und Bestimmen des Nutzungsmaßes für den Anschluss (202, 204, 206) der Zelle auf der Grundlage der Häufigkeit des jeweiligen möglichen Verbindungsortes für den Anschluss, mit der der Anschluss (202, 204, 206) in dem Layout verwendet ist; undAnzeigen des Nutzungsmaßes auf einer Anzeigeeinrichtung (114).

公开(公告)号：DE102018208045A1

公开(公告)日：2018-12-06

申请号：DE102018208045

申请日：2018-05-23

Applicant: GLOBALFOUNDRIES INC

Inventor： ADUSUMILLI SIVA P ,  SHANK STEVEN M ,  PHELPS RICHARD A ,  STAMPER ANTHONY K

IPC: H01L21/762 ,  H01L27/12

Abstract: Strukturen für Flachgrabenisolationsgebiete und Verfahren zum Bilden von Flachgrabenisolationsgebieten. Ein Graben wird teilweise durch eine Vorrichtungsschicht eines Silizium-auf-Isolator-Substrats geätzt. An einem Boden des Grabens wird ein Abschnitt der Vorrichtungsschicht thermisch oxidiert, um ein Flachgrabenisolationsgebiet in dem Graben zu bilden. Während der thermischen Oxidation kann ein anderer Bereich der Vorrichtungsschicht gleichzeitig teilweise über eine Dicke oxidiert werden und, nach Entfernung der Oxidschicht von diesem Vorrichtungsschichtbereich, kann er als ein dünner Siliziumkörper verwendet werden. Vor dem thermischen Oxidationsprozess kann der Vorrichtungsschichtbereich mit einer Sorte implantiert werden, die eine Oxidation verzögert, die ihre Oxidationsrate im Vergleich zu der Oxidationsrate des Abschnitts der Vorrichtungsschicht verringert, die verwendet wird, um das Flachgrabenisolationsgebiet zu bilden.

公开(公告)号：DE102018203378A1

公开(公告)日：2018-12-06

申请号：DE102018203378

申请日：2018-03-07

Applicant: GLOBALFOUNDRIES INC

Inventor： ALLOTT STEPHEN ,  JENKINS JULIAN

IPC: H03L7/18

Abstract: Die vorliegende Erfindung betrifft ein injektionssychronisiertes Oszillatorsystem und Prozesse und insbesondere Strukturen und Prozesse zur Erzeugung einer induktivitätslosen Frequenzvervielfachung unter Verwendung einer Injektionssynchronisierung und Histogrammkalibrierung mit einem Substratgateprozess. Die Struktur umfasst ein injektionssynchronisiertes Oszillator (ILO)-System, das strukturiert ist, um eine lokale Oszillator (LO)-Frequenz und eine digital gesteuerte Oszillator (DCO) -Frequenz oder spannungsgesteuerte Oszillator (VCO) -Frequenz bereitzustellen, die mit einem ganzzahligen Vielfachen einer Ausgangsfrequenz nicht harmonisch in Beziehung steht.