公开(公告)号：KR1020100099618A

公开(公告)日：2010-09-13

申请号：KR1020090018201

申请日：2009-03-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박병건 ,  양태훈 ,  서진욱 ,  이기용 ,  리사첸코,막심 ,  최보경 ,  이대우 ,  이길원 ,  이동현 ,  박종력 ,  안지수 ,  김영대 ,  나흥열 ,  정민재 ,  정윤모 ,  홍종원 ,  강유진 ,  장석락 ,  정재완 ,  윤상연

IPC: H01L29/786 ,  H05B33/02

CPC classification number: H01L29/6675 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78696 ,  H01L27/1214

Abstract: PURPOSE: A thin film transistor, a method for manufacturing the same, and an organic light emitting diode display apparatus including the same are provided to eliminate metal catalyst on a semiconductor layer by performing a gettering process. CONSTITUTION: A buffer layer(310) is located on a substrate(300). A semiconductor layer(320) is located on the buffer layer. A gate electrode(340) is formed on a part which corresponds to the channel region of the semiconductor layer. A gate insulating film(330) insulates the gate electrode from the semiconductor layer. An interlayer insulating film(350) is located over the entire surface of the substrate.

Abstract translation: 目的：提供一种薄膜晶体管及其制造方法以及包括该薄膜晶体管的有机发光二极管显示装置，以通过进行吸气处理来消除半导体层上的金属催化剂。 构成：缓冲层（310）位于衬底（300）上。 半导体层（320）位于缓冲层上。 在与半导体层的沟道区对应的部分上形成栅电极（340）。 栅极绝缘膜（330）使栅电极与半导体层绝缘。 层间绝缘膜（350）位于基板的整个表面上。

公开(公告)号：KR1020100100187A

公开(公告)日：2010-09-15

申请号：KR1020090018928

申请日：2009-03-05

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이길원 ,  이기용 ,  서진욱 ,  양태훈 ,  박병건 ,  리사첸코,막심 ,  안지수 ,  김영대 ,  윤상연 ,  박종력 ,  최보경 ,  정윤모 ,  정민재 ,  홍종원 ,  나흥열 ,  강유진 ,  장석락

IPC: H01L21/205

CPC classification number: H01L21/02532 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/66757

Abstract: PURPOSE: A polycrystalline silicon manufacturing is provided to improve the charge mobility of crystallized polycrystalline silicon layer by using hydrogen gas as the carrier gas during forming the amorphous silicon layer. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). An amorphous silicon layer(120) is formed on the buffer layer. A capping layer(130) is formed on the amorphous silicon layer. A crystallization guiding metal layer(140) is formed by depositing the crystallization guiding metal on the capping layer.

Abstract translation: 目的：提供多晶硅制造，以在形成非晶硅层期间通过使用氢气作为载气来提高结晶多晶硅层的电荷迁移率。 构成：在衬底（100）上形成缓冲层（110）。 在缓冲层上形成非晶硅层（120）。 在非晶硅层上形成覆盖层（130）。 结晶导向金属层（140）通过将结晶引导金属沉积在覆盖层上而形成。

公开(公告)号：KR101049801B1

公开(公告)日：2011-07-15

申请号：KR1020090018927

申请日：2009-03-05

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  정민재 ,  서진욱 ,  홍종원 ,  나흥열 ,  강유진 ,  장석락 ,  양태훈 ,  안지수 ,  김영대 ,  박병건 ,  이길원 ,  이동현 ,  윤상연 ,  박종력 ,  최보경 ,  리사첸코,막심

IPC: H01L21/205 ,  H01L21/263

CPC classification number: H01L21/02532 ,  C23C14/04 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02672

Abstract: 본 발명은 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착 장치에 관한 것이다.
본 발명은 기판 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층이 형성된 상기 기판을 친수성 가스 또는 소수성 가스 분위기에 위치시키고, 상기 비정질 실리콘층 상에 개구부 및 폐쇄부를 구비하는 마스크를 위치시키고, 상기 마스크를 통하여 UV 램프를 상기 비정질 실리콘층 상에 조사하고, 상기 비정질 실리콘층 상에 결정화 유도 금속을 형성하고, 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 것을 포함하는 것을 특징으로 하는 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착 장치를 제공한다.
결정화, 친수성, 소수성

Abstract translation: 本发明涉及制造多晶硅层的方法和为此使用的原子层沉积设备。

公开(公告)号：KR1020100100186A

公开(公告)日：2010-09-15

申请号：KR1020090018927

申请日：2009-03-05

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  정민재 ,  서진욱 ,  홍종원 ,  나흥열 ,  강유진 ,  장석락 ,  양태훈 ,  안지수 ,  김영대 ,  박병건 ,  이길원 ,  이동현 ,  윤상연 ,  박종력 ,  최보경 ,  리사첸코,막심

IPC: H01L21/205 ,  H01L21/263

CPC classification number: H01L21/02532 ,  C23C14/04 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02672

Abstract: PURPOSE: A fabrication method of polycrystalline silicon and an atomic deposition apparatus thereof are provided to control the formation position of a seed and the size of grain by forming the crystallization guiding metal at a predetermined position and uniform concentration. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). An amorphous silicon layer(120) is formed on the buffer layer. A mask(130) equipped with the opening and closing is located on the amorphous silicon layer. A UV lamp(140) is positioned on the mask. The crystallization induction metal is formed on the amorphous silicon layer.

Abstract translation: 目的：提供多晶硅的制造方法及其原子沉积装置，以通过在预定位置形成均匀浓度来控制晶种的形成位置和晶粒尺寸。 构成：在衬底（100）上形成缓冲层（110）。 在缓冲层上形成非晶硅层（120）。 配置有开闭的掩模（130）位于非晶硅层上。 UV灯（140）位于掩模上。 在非晶硅层上形成结晶感应金属。

公开(公告)号：KR101015849B1

公开(公告)日：2011-02-23

申请号：KR1020090018201

申请日：2009-03-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박병건 ,  양태훈 ,  서진욱 ,  이기용 ,  리사첸코,막심 ,  최보경 ,  이대우 ,  이길원 ,  이동현 ,  박종력 ,  안지수 ,  김영대 ,  나흥열 ,  정민재 ,  정윤모 ,  홍종원 ,  강유진 ,  장석락 ,  정재완 ,  윤상연

IPC: H01L29/786 ,  H05B33/02

CPC classification number: H01L29/6675 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78696

Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 상기 게이트 전극과 절연되며, 상기 반도체층과 일부가 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층은 하나 또는 다수개의 홈부를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 상기 상기 게이트 전극과 절연되며, 상기 반도체층과 일부가 연결되는 소오스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 절연막; 및 상기 절연막 상에 상기 소오스/드레인과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 반도체층은 하나 또는 다수개의 홈부를 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.
다결정 실리콘, 게터링, 박막트랜지스터