화합물 반도체 소자
    2.
    发明公开
    화합물 반도체 소자 失效
    化合物半导体元件

    公开(公告)号:KR1020120023687A

    公开(公告)日:2012-03-13

    申请号:KR1020117027870

    申请日:2010-10-25

    CPC classification number: H01L33/40 H01L33/32 H01L33/34

    Abstract: 본 발명은 전극과의 접촉 저항이 저감된 화합물 반도체 소자를 제공하는 것을 목적으로 한다. 화합물 반도체 소자는, 표면(S1)과 표면(S2)을 갖고 있고 육방정계 화합물 반도체의 GaN으로 이루어진 n 기판(3)과, n 기판(3)의 표면(S1)에 설치된 n 전극(13)과, n 기판(3)의 표면(S2)에 설치된 n 클래드층(5), 활성층(7), p 클래드층(9) 및 컨택트층(11)을 갖는 적층체와, p 클래드층(9) 상에 설치된 p 전극(15)을 구비한다. n 기판(3)의 표면(S1)에 포함되는 N 원자의 수는 표면(S1)에 포함되는 Ga 원자의 수보다 크고, 표면(S1)에 설치되는 전극은 n 전극(13)이며, 표면(S1)의 산소 농도는 5 원자 퍼센트 이하이다. 컨택트층(11)의 표면(S3)에 포함되는 Ga 원자의 수는 표면(S3)에 포함되는 N 원자의 수보다 크고, 표면(S3)에 설치되는 전극은 p 전극(15)이며, 표면(S3)의 산소 농도는 5 원자 퍼센트 이하이다.

    반도체 소자의 제조 방법
    3.
    发明授权
    반도체 소자의 제조 방법 失效
    METHDO制造半导体器件

    公开(公告)号:KR101087851B1

    公开(公告)日:2011-11-30

    申请号:KR1020097018069

    申请日:2009-02-12

    CPC classification number: H01L21/3081 H01S5/0425 H01S5/2086

    Abstract: 본 발명에 따른 반도체 소자의 제조 방법은 GaN계 반도체층 형성 공정(S10)과, GaN계 반도체층 상에 Al막을 형성하는 공정(S20)과, 에칭 속도가 Al막을 구성하는 재료보다 작은 재료로 이루어지는 마스크층을 형성하는 공정(S30, S40)과, 마스크층을 마스크로서 이용하여 Al막(3) 및 GaN계 반도체층(2)을 부분적으로 제거함으로써 릿지부를 형성하는 공정(S50)과, Al막의 단부면의 측벽의 위치를 마스크층의 측벽의 위치보다 후퇴시키는 공정(S60)과, 에칭 속도가 Al막을 구성하는 재료보다 작은 재료로 이루어지는 보호막을, 릿지부의 측면 및 마스크층의 상부 표면 상에 형성하는 공정(S70)과, Al막을 제거함으로써, 마스크층 및 이 마스크층의 상부 표면 상에 형성된 보호막의 부분을 제거하는 공정(S80)을 포함한다.

    반도체 소자의 제조 방법
    4.
    发明公开
    반도체 소자의 제조 방법 失效
    METHDO制造半导体器件

    公开(公告)号:KR1020100027092A

    公开(公告)日:2010-03-10

    申请号:KR1020097018069

    申请日:2009-02-12

    CPC classification number: H01L21/3081 H01S5/0425 H01S5/2086

    Abstract: A method for manufacturing a semiconductor element is provided with a GaN semiconductor layer forming step (S10); a step (S20) of forming an Al film on the GaN semiconductor layer; steps (S30, S40) of forming a mask layer composed of a material having an etching speed lower than that of a material constituting the Al mask; a step (S50) of forming a ridge section by partially removing the Al film and the GaN semiconductor layer by using the mask layer as a mask; a step (S60) of making the position of a side wall of an end surface of the Al film recede from the position of the side wall of the mask layer; a step (S70) of forming a protection film, which is composed of a material having an etching speed lower than that of the material constituting the Al film, on a side surface of the ridge section and on the upper surface of the mask layer; and a step (S80) of removing the mask layer and a part of the protection film formed on the upper surface of the mask layer by removing the Al film.

    Abstract translation: 半导体元件的制造方法具备GaN半导体层形成工序(S10)。 在所述GaN半导体层上形成Al膜的步骤(S20); 形成由蚀刻速度低于构成Al掩模​​的材料的蚀刻速度的材料构成的掩模层的步骤(S30,S40); 通过使用掩模层作为掩模来部分去除Al膜和GaN半导体层来形成脊部的步骤(S50) 使得Al膜的端面的侧壁的位置从掩模层的侧壁的位置后退的步骤(S60) 在所述脊部的侧面和所述掩模层的上表面上形成保护膜的步骤(S70),所述保护膜由蚀刻速度低于构成所述Al膜的材料的材料构成; 以及通过去除Al膜去除掩模层和形成在掩模层的上表面上的保护膜的一部分的步骤(S80)。

Patent Agency Ranking