公开(公告)号：DE102017210654A1

公开(公告)日：2018-12-27

申请号：DE102017210654

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  HAUBNER GERHARD ,  HARTNER WALTER ,  NIESSNER MARTIN RICHARD ,  GEISSLER CHRISTIAN ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  MEYER THORSTEN

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/32

Abstract: Eine elektronische Vorrichtung umfasst Folgendes: eine Lotkugel, eine dielektrische Schicht, die eine Öffnung umfasst, und eine Umverdrahtungsschicht (RDL: Redistribution Layer), die ein RDL-Pad umfasst, das mit der Lotkugel verbunden ist, wobei das RDL-Pad wenigstens einen Hohlraum umfasst, wobei der Hohlraum wenigstens teilweise in einem Bereich des RDL-Pads angeordnet ist, der sich lateral außerhalb der Öffnung der dielektrischen Schicht befindet.

公开(公告)号：DE102019109200A1

公开(公告)日：2020-10-08

申请号：DE102019109200

申请日：2019-04-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  WÄCHTER CLAUS VON ,  HEBLER BIRGIT ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  NIESSNER MARTIN RICHARD

IPC: H01L23/66 ,  H01L23/48 ,  H01L25/18 ,  H01P5/02

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterchip mit einer Hochfrequenzschaltung und einem Hochfrequenzanschluss, einen externen Hochfrequenzanschluss, und eine zwischen dem Hochfrequenzanschluss des Halbleiterchips und dem externen Hochfrequenzanschluss angeordnete nicht-galvanische Verbindung, wobei die nicht-galvanische Verbindung dazu ausgelegt ist, ein Hochfrequenzsignal zu übertragen.

公开(公告)号：DE102018100958B3

公开(公告)日：2019-03-14

申请号：DE102018100958

申请日：2018-01-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KILGER THOMAS ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ

IPC: H01L21/78 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L23/48

Abstract: Ein Verfahren zum Bilden einer Chipanordnung wird bereitgestellt. Das Verfahren kann enthalten, eine Vielzahl von Stapeln auf einem Träger anzuordnen, jeder der Stapel umfassend einen gedünnten Halbleiterchip, eine weitere Schicht und eine Polymerschicht zwischen der weiteren Schicht und dem Chip, wobei jeder der Stapel mit dem Chip zum Träger weisend angeordnet wird, wobei die Vielzahl von Stapeln mit einem Verkapselungsmaterial verbunden wird, um die Chipanordnung zu bilden, die weitere Schicht exponiert wird und eine Umverteilungsschicht gebildet wird, die die Chips der Chipanordnung kontaktiert.

公开(公告)号：DE102020132641B4

公开(公告)日：2022-10-27

申请号：DE102020132641

申请日：2020-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  ARCIONI FRANCESCA ,  ERDOEL TUNCAY ,  FIORE VINCENZO ,  KOLLMANN HELMUT ,  RONI ARIF ,  STAVAGNA EMANUELE ,  WAGNER CHRISTOPH

IPC: H01L23/50 ,  H01L23/31 ,  H01L23/66

Abstract: Halbleitervorrichtung, umfassend:einen Halbleiterchip (2), umfassend einen elektrischen Kontakt (10), der auf einer Hauptoberfläche des Halbleiterchips (2) angeordnet ist;ein externes Verbindungselement (8), das dazu ausgelegt ist, eine erste elektrische Verbindung zwischen der Halbleitervorrichtung und einer Leiterplatte (20) bereitzustellen; undeine elektrische Umverteilungsschicht (6), die sich in einer Richtung parallel zu der Hauptoberfläche des Halbleiterchips (2) erstreckt und dazu ausgelegt ist, eine zweite elektrische Verbindung zwischen dem elektrischen Kontakt (10) des Halbleiterchips (2) und dem externen Verbindungselement (8) bereitzustellen,wobei die elektrische Umverteilungsschicht (6) eine Masseleitung (14B), die mit einem Massepotential verbunden ist, und eine Signalleitung (14A), die dazu ausgelegt ist, ein elektrisches Signal mit einer Wellenlänge zu übertragen, umfasst,wobei, wenn in einer Richtung senkrecht zu der Hauptoberfläche des Halbleiterchips (2) betrachtet:eine Breite eines Zwischenraums (24) zwischen der Masseleitung (14B) und der Signalleitung (14A) ist kontinuierlich kleiner als 10 Prozent der Wellenlänge und mindestens kleiner als 40 Mikrometer entlang eines Pfades (26),eine Variation der Breite des Zwischenraums (24) ist kontinuierlich kleiner als 25 Prozent der Breite des Zwischenraums (24) entlang des Pfades (26),ein Anfangspunkt (28) des Pfades (26) und der elektrische Kontakt (10) des Halbleiterchips (2) haben eine ähnliche Koordinate in Bezug auf eine Koordinatenachse in einer Richtung von dem elektrischen Kontakt (10) zu einem Mittelpunkt des externen Verbindungselementes (8), undein Endpunkt (30) des Pfades (26) und der Mittelpunkt des externen Verbindungselementes (8) haben eine ähnliche Koordinate in Bezug auf die Koordinatenachse in der Richtung von dem elektrischen Kontakt (10) zu dem Mittelpunkt des externen Verbindungselementes (8).

公开(公告)号：DE102020132641A1

公开(公告)日：2022-06-09

申请号：DE102020132641

申请日：2020-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  ARCIONI FRANCESCA ,  ERDOEL TUNCAY ,  FIORE VINCENZO ,  KOLLMANN HELMUT ,  RONI ARIF ,  STAVAGNA EMANUELE ,  WAGNER CHRISTOPH

IPC: H01L23/50 ,  H01L23/31 ,  H01L23/66

Abstract: Eine Halbleitervorrichtung hat einen Halbleiterchip mit einem auf einer Hauptoberfläche des Halbleiterchips angeordneten elektrischen Kontakt, ein externes Verbindungselement, dazu ausgelegt, eine elektrische Verbindung zwischen der Halbleitervorrichtung und einer Leiterplatte bereitzustellen, eine sich in einer Richtung parallel zur Hauptoberfläche des Halbleiterchips erstreckende elektrische Umverteilungsschicht, dazu ausgelegt, eine weitere elektrische Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem externen Verbindungselement bereitzustellen. Die elektrische Umverteilungsschicht hat eine mit einem Massepotential verbundene Masseleitung und eine Signalleitung, dazu ausgelegt, ein elektrisches Signal mit einer Wellenlänge zu übertragen. Wenn in einer Richtung senkrecht zur Hauptoberfläche des Halbleiterchips betrachtet: eine Breite eines Zwischenraums zwischen Masseleitung und Signalleitung ist kontinuierlich kleiner als 10 Prozent der Wellenlänge und mindestens kleiner als 40 Mikrometer entlang eines Pfads, ein Anfangspunkt des Pfads und der elektrische Kontakt des Halbleiterchips haben eine ähnliche Position in Bezug auf eine Richtung vom elektrischen Kontakt zu einem Mittelpunkt des externen Verbindungselements, ein Endpunkt des Pfads und der Mittelpunkt des externen Verbindungselements haben eine ähnliche Position in Bezug auf die Richtung vom elektrischen Kontakt zum Mittelpunkt des externen Verbindungselements.

公开(公告)号：DE102017210654B4

公开(公告)日：2022-06-09

申请号：DE102017210654

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  HAUBNER GERHARD ,  HARTNER WALTER ,  NIESSNER MARTIN RICHARD ,  GEISSLER CHRISTIAN ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  MEYER THORSTEN

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/32

Abstract: Halbleitervorrichtung, die Folgendes umfasst:ein Substrat (26);eine erste dielektrische Schicht (25), die auf dem Substrat (26) angeordnet ist;ein erstes Metallschicht-Pad (23.1), das auf der ersten dielektrischen Schicht (25) angeordnet ist;eine zweite dielektrische Schicht (24), die auf dem ersten Metallschicht-Pad (23.1) und auf der ersten dielektrischen Schicht (25) angeordnet ist, wobei die zweite dielektrische Schicht (24) eine Öffnung umfasst;ein zweites Metallschicht-Pad (22), das auf dem ersten Metallschicht-Pad (23.1) in der Öffnung der zweiten dielektrischen Schicht (24) angeordnet ist;eine Lotkugel (21), die auf dem zweiten Metallschicht-Pad (22) angeordnet ist;eine Umverdrahtungsleitung (23.3), wobei das erste Metallschicht-Pad (23.1) ein Umverdrahtungs-Pad ist und ein Teil der Umverdrahtungsleitung (23.3) oder integral mit dieser ist;wobei das erste Metallschicht-Pad (23.1) wenigstens einen Hohlraum (23.11, 33.11, 43.11, 53.11) umfasst, wobei der Hohlraum (23.11, 33.11, 43.11, 53.11) wenigstens teilweise lateral außerhalb des zweiten Metallschicht-Pads (22) angeordnet ist und wobei der Hohlraum (23.11, 33.11, 43.11, 53.11) als ein Schlitz gebildet ist, wobei der Schlitz eine längliche Form umfasst, die entlang eines kreisförmigen Bogensegments angeordnet ist,wobei der wenigstens eine Hohlraum (23.11, 33.11, 43.11, 53.11) derart gebildet und angeordnet ist, dass ein innerer Teil des ersten Metallschicht-Pads (23.1) durch zwei Torsionsfedern oder durch eine Auslegerfeder aufgehängt ist, undwobei das Substrat (26) einen Halbleiter-Die umfasst, der Halbleiter-Die ein Kontakt-Pad umfasst und das Kontakt-Pad mittels der Umverdrahtungsleitung (23.3) wenigstens teilweise mit dem ersten Metallschicht-Pad (23.1) verbunden ist.