公开(公告)号：CN105742262A

公开(公告)日：2016-07-06

申请号：CN201510940505.0

申请日：2015-12-16

Applicant: NEPES株式会社

Inventor： 李俊奎 ,  权容台

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L25/16 ,  H01L21/568 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24195 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/15313 ,  H01L2924/182 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/37001 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/1705 ,  H01L2224/81

Abstract: 本发明公开了一种半导体封装，其中，半导体芯片和安装器件一起封装在半导体封装中。半导体封装包括半导体芯片、安装块和互连部件，在安装块上的第一安装器件安装在基板上，基板包括形成在其上的电路，互连部件被配置以将半导体芯片电连接至安装块。

公开(公告)号：CN107369671B

公开(公告)日：2019-11-01

申请号：CN201710335616.8

申请日：2017-05-12

Applicant: NEPES株式会社

Inventor： 金一焕 ,  李俊奎 ,  尹慜妸 ,  吴东勋 ,  金台源

IPC: H01L23/552 ,  H01L23/367 ,  H01L23/00 ,  H01L21/50

Abstract: 本发明公开一种半导体封装及其制造方法。根据本发明的实施例的半导体封装包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。因此，盖部件覆盖半导体芯片，并与形成在半导体芯片下方的布线部接触，从而能够减少电磁波干扰现象，能够使半导体封装的操作间噪音最小化，并提高信号速度。

公开(公告)号：CN110034072B

公开(公告)日：2023-06-02

申请号：CN201910085654.1

申请日：2019-01-29

Applicant: NEPES 株式会社

Inventor： 李俊奎

IPC: H01L23/00 ,  H01L23/552 ,  H01L21/50

Abstract: 本发明提供了一种半导体封装，包括两种实施例，根据本发明的一个方面提供半导体封装，包括：包括绝缘层和互连层的互连部分；配置在所述互连部分上并通过焊盘电连接到所述互连层的半导体芯片；以及配置为覆盖所述半导体芯片和所述互连部分，且连接到所述互连部分的EMI屏蔽部分。本发明还提供了一种半导体其制造方法。本发明提供的半导体封装及其制造方法，在半导体封装内配置有屏蔽电磁干扰(Electro Magnetic Interference，EMI)的EMI屏蔽部分，可防止由于EMI屏蔽部分的脱落或破损而使EMI屏蔽部分的性能降低的现象。

公开(公告)号：CN106373934A

公开(公告)日：2017-02-01

申请号：CN201610795600.0

申请日：2016-08-31

Applicant: NEPES株式会社

Inventor： 權容台 ,  李俊奎

IPC: H01L23/495 ,  H01L23/31 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L23/3135 ,  H01L21/486 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/48227 ,  H01L23/495 ,  H01L23/3107 ,  H01L23/48 ,  H01L23/488 ,  H01L23/49537 ,  H01L24/85

Abstract: 本发明提供了一种具有输出端金属图案的引线键合型半导体封装结构及制造方法。根据本发明实例的半导体封装结构包括，上下之间可传输电信号并形成贯通部的框架、容纳于贯通部中的第一半导体芯片、将所述框架及所述第一半导体芯片成型为一体的第一封装体、堆叠在第一半导体芯片上的第二半导体芯片、将第二半导体芯片与框架的信号部电性连接的引线、将第二半导体芯片与引线成型为一体的第二封装体，以及连接在框架、第一半导体芯片下部并将所述框架与第一半导体芯片电性连接的配线部。在对引线键合之前先对第一半导体芯片和框架进行封装，可预防引线键合中发生的热量导致第一半导体芯片和框架的偏移。

公开(公告)号：CN110060992B

公开(公告)日：2023-08-01

申请号：CN201910048922.2

申请日：2019-01-18

Applicant: NEPES 株式会社

Inventor： 李俊奎

IPC: H01L25/18 ,  H10B80/00 ,  H01L23/31 ,  H01L23/488

Abstract: 一种半导体封装，包括：第一封装，包括第一半导体芯片、将第一半导体芯片覆盖的第一封装层、和与第一半导体芯片的焊盘连接的第一再分布图案；以及第二封装，在第一封装上，该第二封装包括：第二半导体芯片、将第二半导体芯片覆盖的第二封装层、以及与第二半导体芯片的焊盘连接的第二再分布图案。第一再分布图案通过第一封装层被连接到第二再分布图案。

公开(公告)号：CN107369671A

公开(公告)日：2017-11-21

申请号：CN201710335616.8

申请日：2017-05-12

Applicant: NEPES株式会社

Inventor： 金一焕 ,  李俊奎 ,  尹慜妸 ,  吴东勋 ,  金台源

IPC: H01L23/552 ,  H01L23/367 ,  H01L23/00 ,  H01L21/50

Abstract: 本发明公开一种半导体封装及其制造方法。根据本发明的实施例的半导体封装包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。因此，盖部件覆盖半导体芯片，并与形成在半导体芯片下方的布线部接触，从而能够减少电磁波干扰现象，能够使半导体封装的操作间噪音最小化，并提高信号速度。

公开(公告)号：CN106057684A

公开(公告)日：2016-10-26

申请号：CN201510962346.4

申请日：2015-12-21

Applicant: NEPES株式会社

Inventor： 李俊奎 ,  权容台

IPC: H01L21/48 ,  H01L23/495

CPC classification number: H01L21/31133 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49575 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/82 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/19 ,  H01L2224/2101 ,  H01L2224/215 ,  H01L2224/24011 ,  H01L2224/24175 ,  H01L2224/245 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/73277 ,  H01L2224/82106 ,  H01L2224/85005 ,  H01L2224/92 ,  H01L2224/92147 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/186 ,  H01L2924/381 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/83005 ,  H01L2924/014 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2224/85 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2224/83 ,  H01L21/56 ,  H01L2221/68381 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L23/4952 ,  H01L21/4821

Abstract: 本发明涉及一种系统级封装及其制造方法，所述系统级封装包括：第一半导体管芯，其包括多个键合焊盘；引线框架，配置在所述第一半导体管芯的周围，且包括多个信号引线；第二半导体管芯，配置在所述第一半导体管芯的上部，且与所述引线框架引线键合；以及扇出型金属图案，配置在所述第一半导体管芯和所述引线框架的下部，将所述键合焊盘和所述信号引线电连接，且包括多个金属焊盘。

公开(公告)号：CN105489591A

公开(公告)日：2016-04-13

申请号：CN201510640726.6

申请日：2015-09-30

Applicant: NEPES株式会社

Inventor： 权容台 ,  李俊奎

IPC: H01L23/538 ,  H01L23/535 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/486 ,  H01L21/568 ,  H01L21/76829 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/522 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24227 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L23/5384 ,  H01L23/535 ,  H01L24/27 ,  H01L2224/273

Abstract: 本发明公开一种设有电连接半导体封装的上部和下部的导电性路径的半导体封装及其制造方法。本发明的实施例的半导体封装包括：半导体芯片；基板，包括容纳半导体芯片的容纳部；包封材料，将半导体芯片和基板一体地塑封；贯穿布线，将基板沿上下方向贯穿；布线部，电连接半导体芯片和贯穿布线的一侧；外部连接部，与贯穿布线的另一侧电连接，可与外部电连接，其中，布线部的布线层与贯穿布线连接。

公开(公告)号：CN104081516A

公开(公告)日：2014-10-01

申请号：CN201280068297.4

申请日：2012-12-28

Applicant: NEPES株式会社

Inventor： 权容台 ,  李俊奎

IPC: H01L23/28 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06182 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/24 ,  H01L2224/82 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种堆叠型半导体封装，其堆叠有不同大小的半导体芯片。本发明一个实施例的堆叠型半导体封装包括第一半导体芯片结构体和第二半导体芯片结构体，所述第一半导体芯片结构体包括：第一半导体芯片；第一成型层，包围所述第一半导体芯片；及第一贯通电极，贯通所述第一成型层，与所述第一半导体芯片电连接，所述第二半导体芯片结构体相对于所述第一半导体芯片结构体垂直堆叠，并包括：第二半导体芯片；及第二贯通电极，与所述第一贯通电极电连接，其中，所述第一半导体芯片结构体和所述第二半导体芯片结构体具有相同大小。

公开(公告)号：CN212933054U

公开(公告)日：2021-04-09

申请号：CN201890001306.0

申请日：2018-09-04

Applicant: NEPES 株式会社

Inventor： 李载天 ,  吴东勋 ,  朴相勇 ,  李俊奎 ,  金建旴

IPC: G02B6/42

Abstract: 本实用新型的技术思想是提供一种光模块，其包括：半导体封装件，其包括光元件、半导体芯片以及将所述光元件和所述半导体芯片电连接的布线图案；以及引导结构体，其设置于所述光元件的设置有所述光元件的衬垫的第一表面，并包括引导图案，所述引导图案引导用于与所述光元件收发光信号的光纤。